半导体设备封装和半导体设备封装对齐检查方法与流程

1.本公开总体上涉及一种半导体设备封装和半导体设备封装对齐检查方法。


背景技术：

2.导电柱(例如，铜(cu)焊盘、柱或凸点)通常用作半导体结构中的互连。随着导电焊盘的间距进一步减小以适应增加的i/o数量，检查互连的对齐变得更具挑战性。


技术实现要素：

3.在一或多个实施例中，本公开提供了一种半导体设备封装。所述半导体设备封装包含：衬底，所述衬底具有中心区域和围绕所述中心区域的外围；以及电子组件，所述电子组件安置在所述衬底上。所述衬底包含安置在所述外围内并且彼此间隔开的多个测试触点。所述电子组件包含虚设焊盘。所述虚设焊盘覆盖所述多个测试触点中的两个测试触点并且与所述多个测试触点中的其它测试触点侧向间隔开。
4.在一或多个实施例中，本公开提供了一种半导体设备封装。所述半导体设备封装包含第一衬底，所述第一衬底具有中心区域和围绕所述中心区域的外围。所述半导体设备封装还包含第一测试触点、第二测试触点和第三测试触点，所述第一测试触点、所述第二测试触点和所述第三测试触点安置在所述第一衬底的所述外围内并且彼此间隔开。所述半导体设备封装还包含第二衬底和第一虚设焊盘，所述第二衬底安置在所述第一衬底上，所述第一虚设焊盘从所述第二衬底的表面暴露。所述第一虚设焊盘与所述第一测试触点和所述第二测试触点接触并且与所述第三测试触点侧向间隔开。
5.在一或多个实施例中，本公开提供了一种半导体设备封装对齐检查方法。所述方法包含提供第一衬底和第二衬底。所述第一衬底包含第一虚设焊盘和第二虚设焊盘，并且所述第二衬底包含与所述第一虚设焊盘相邻的第一组测试触点和与所述第二虚设焊盘相邻的第二组测试触点。所述方法还包含获得所述第一组测试触点之间的第一电信息以及获得所述第二组测试触点之间的第二电信息。所述方法还包含基于所述第一电信息和所述第二电信息判定所述第一衬底与所述第二衬底之间的相对位置。
附图说明
6.当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
7.图1是根据本公开的实施例的衬底和电子组件的横截面视图。
8.图2a是根据本公开的实施例的半导体设备封装的横截面视图。
9.图2b是根据本公开的实施例的衬底和电子组件的横截面视图。
10.图3a是根据本公开的实施例的电子组件的俯视图。
11.图3b是根据本公开的实施例的衬底的俯视图。
12.图4是根据本公开的实施例的半导体设备封装的一部分的透视俯视图。
13.图5a是根据本公开的实施例的半导体设备封装的一部分的透视俯视图。
14.图5b是根据本公开的实施例的半导体设备封装的一部分的横截面视图。
15.图6是根据本公开的一些实施例的半导体设备封装对齐检查方法的流程图。
16.图7是示出根据本公开的一些实施例的基于测试触点的电状态的衬底和电子组件的预定相对位置的表。
17.图8a展示了根据本公开的一些实施例的制造衬底结构的方法的一或多个阶段。
18.图8b展示了根据本公开的一些实施例的制造衬底结构的方法的一或多个阶段。
19.图8c展示了根据本公开的一些实施例的制造衬底结构的方法的一或多个阶段。
20.贯穿附图和详细描述，使用了共同的附图标记来指示相同或类似的元件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
21.以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰起见并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
22.下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
23.图1是根据本公开的实施例的衬底10和电子组件11的横截面视图。图2a示出了在电子组件11键合到衬底10上，从而形成半导体设备封装1之后的横截面视图。
24.在一些实施例中，衬底10可以是例如半导体衬底，如硅衬底或者另一种合适的半导体衬底。在一些实施例中，衬底10可以是如硅晶圆等半导体晶圆，并且包含多个半导体芯片。
25.衬底10包含表面101和与表面101相对的表面102。在一些实施例中，表面101是主动表面(active surface)并且表面102是被动表面(passive surface)或背侧表面。导电元件10c和多个测试触点p1到p6(统称为测试触点10p1和10p2)可以靠近表面101，与表面101相邻，嵌入在表面101中和/或从表面101部分地暴露。测试触点10p2(其具有多个测试触点)可以相对于测试触点10p1安置在对角或相对位置上。例如，测试触点10p1和测试触点10p2可以安置在衬底10的相对角上。为了简明起见，图中未标记测试触点10p2中的每个测试触点。
26.衬底10包含内部区域(或中心区域、导电区域)r1和围绕内部区域r1的外部区域(或外围、测试区域)r2。导电元件10c安置在内部区域r1中或所述内部区域内。测试触点10p1和10p2安置在外部区域r2中或所述外部区域内。
27.换句话说，导电元件10c安置在由图1中的虚线界定或包围的区域中。导电元件10c
被测试触点10p1和10p2围绕。
28.导电元件10c通过以下与测试触点10p1和10p2绝缘：例如一或多种有机材料(如焊接掩模、聚酰亚胺(pi)、环氧树脂、味之素增层膜(abf)、聚丙烯(pp)和双马来酰亚胺三嗪(bt))、一或多种无机材料(如氧化硅(sio
x
)、氮化硅(sin
x
)、氧化钽(tao
x
)、硅、玻璃、陶瓷和石英)，或其中两种或两种以上的组合。
29.导电元件10c和测试触点10p1和10p2中的每一个可以是导电焊盘、导电迹线或导电柱。导电元件10c和测试触点10p1和10p2中的每一个可以包含例如金(au)、银(ag)、铜(cu)、镍(ni)、钯(pd)、另一种金属、焊料合金或其中两种或两种以上的组合。
30.电子组件11可以是芯片或管芯，所述电子组件包含半导体衬底、一或多个集成电路设备和其中的一或多个上覆互连结构。
31.电子组件11包含面向衬底10的表面111和与表面111相对的表面112。在一些实施例中，表面111是主动表面并且表面112是被动表面或背侧表面。导电元件11c以及虚设焊盘(dummy pads)11p1和11p2可以靠近表面111、与表面111相邻、嵌入在表面111中和/或从表面111部分地暴露。虚设焊盘11p1对应于测试触点10p1安置。虚设焊盘11p2对应于测试触点10p2安置。虚设焊盘11p1可以相对于虚设焊盘11p2安置在对角或相对位置上。例如，虚设焊盘11p1和虚设焊盘11p2可以安置在电子组件11的相对角上。
32.类似地，电子组件11包含内部区域(或中心区域、导电区域)r1和围绕内部区域r1的外部区域(或外围、测试区域)r2。导电元件11c安置在内部区域r1中或所述内部区域内。虚设焊盘11p1和11p2安置在外部区域r2中或所述外部区域内。在一些实施例中，电子组件11可以是如硅晶圆等半导体晶圆，并且包含多个半导体芯片。在此类实施例中，虚设焊盘11p1和11p2安置在半导体晶圆的外围中。
33.换句话说，导电元件11c安置在由图1中的虚线界定或包围的区域中。导电元件11c被虚设焊盘11p1和11p2围绕。导电元件11c与虚设焊盘11p1和11p2绝缘。
34.导电元件11c和虚设焊盘11p1和11p2中的每一个可以是导电焊盘、导电迹线或导电柱。导电元件11c和虚设焊盘11p1和11p2中的每一个可以包含如上文针对导电元件10c和测试触点10p1和10p2所列的材料。
35.如图1所示，将要连接的导电元件10c和导电元件11c对齐。在完成对齐之后，将电子组件11键合到或安装在衬底10上，从而形成如图2a所示的半导体设备封装1。
36.在图2a中，衬底10和电子组件11(例如，其中的导电元件10c和导电元件11c)对齐并且彼此连接。例如，衬底10与电子组件11之间的相对位置处于设计规格内。换句话说，衬底10与电子组件11之间的相对位移(例如旋转或偏移)处于设计规格内。
37.衬底10与电子组件11之间的对齐(例如，其中的导电元件10c与导电元件11c之间的对齐)可以通过测量虚设焊盘11p1(或虚设焊盘11p2)与测试触点p1到p6之一之间的电导性(conductivity)(如开路或短路)；和/或通过测量测试触点p1到p6中的两个测试触点的电导性来检查。将关于图6和图7描述对齐检查方法的详细操作和标准。
38.如图2a所示，当衬底10与电子组件11之间的相对位置处于设计规格内时，电子组件11的虚设焊盘11p1与衬底10的测试触点p1和测试触点p2接触，但是未与测试触点p3到p6接触。例如，虚设焊盘11p1可以与测试触点p1和测试触点p2导电但是与测试触点p3到p6绝缘。例如，虚设焊盘11p1与测试触点p1和测试触点p2短接但是与测试触点p3到p6形成开路。
例如，测试触点p3到p6浮接(floating)。
39.例如，虚设焊盘11p1覆盖测试触点p1和测试触点p2或与测试触点p1和测试触点p2重叠(请参考图4)。例如，虚设焊盘11p1与测试触点p3到p6侧向间隔开。例如，虚设焊盘11p1未连接测试触点p3到p6。
40.类似地，电子组件11的虚设焊盘11p2与衬底10的测试触点10p2中的两个测试触点接触但是未与测试触点10p2中的其他测试触点接触。
41.x射线或光学显微镜是众所周知的用于对齐检查的工具，但需要准备样品而较为耗时，并且分辨率(resolution)有限而可能影响位移信息的准确性。
42.本公开的目的是提供允许准确的对齐检查和位移判定的方法。本公开可以不需要样品制备，并且电导性(如开路或短路)可以表示衬底与电子组件之间的相对位移。另外，本公开中使用的方法不受封装尺寸的限制并且可以检测微米级或纳米级的位移。
43.图3a是根据本公开的实施例的电子组件11的俯视图。图3b是根据本公开的实施例的衬底10的俯视图。图4示出了在电子组件11键合到衬底10上之后的透视俯视图。图2a中的半导体设备封装1可以是图4中的半导体设备封装的横截面视图。
44.如图4所示，测试触点(如测试触点p1到p6)安置在衬底10的表面101的外围中。虚设焊盘11p1和11p2(其位于电子组件11的表面111的对角位置)覆盖测试触点中的两个测试触点(如测试触点p1和p2)。
45.测试触点p1具有被虚设焊盘11p1覆盖的部分p1b和与部分p1b连接的部分p1a。部分p1a从电子组件11的投影面积(projection area)暴露。类似地，测试触点p2具有被虚设焊盘11p1覆盖的部分p2b和与部分p2b连接的部分p2a。部分p2a从电子组件11暴露。如果部分p1b和部分p2b与虚设焊盘11p1接触，则部分p1b和部分p2b可以形成短路。如果部分p1b和部分p2b中的至少一个部分未与虚设焊盘11p1接触，则部分p1b和部分p2b可以形成开路。在一些实施例中，可以对部分p1a和部分p2a进行通电操作，以判定部分p1b和部分p2b是否导电。
46.测试触点p3到p6与虚设焊盘11p1间隔开。测试触点p3到p6围绕虚设焊盘11p1。测试触点p3到p6与虚设焊盘11p1的角相邻地安置。测试触点p3到p6沿着虚设焊盘11p1的侧面的轮廓。测试触点p3到p6中的每个测试触点具有靠近虚设焊盘11p1的一部分和远离虚设焊盘11p1的一部分。以测试触点p3为例，测试触点p3具有部分p3b和与部分p3b连接的部分p3a。部分p3b与电子组件11的投影面积重叠。部分p3a从电子组件11的投影面积暴露。
47.如果测试触点p3到p6中的任何两个测试触点与虚设焊盘11p1接触，则所述两个测试触点可以形成短路。类似地，可以对从电子组件11的投影面积暴露的部分(如部分p3a)进行通电操作，以判定测试触点p3到p6中的任何两个测试触点是否导电。
48.在一些实施例中，虚设焊盘11p1的投影面积可以与测试触点p1、p2、p3、p4、p5和/或p6的投影面积不同。在一些实施例中，测试触点p1的部分p1a的投影面积可以与测试触点p1的部分p1b的投影面积基本上类似。类似地，测试触点p2的部分p2a的投影面积可以与测试触点p2的部分p2b的投影面积基本上类似。在一些实施例中，测试触点p3的部分p3a(或测试触点p4的部分p4a、测试触点p5的部分p5a、测试触点p6的部分p6a)的投影面积可以与测试触点p3的部分p3b(或测试触点p4的部分p4b、测试触点p5的部分p5b、测试触点p6的部分p6b)的投影面积基本上类似。在一些实施例中，上述投影面积可以基本上平行于衬底10的
表面101。
49.在一些实施例中，虚设焊盘11p1与测试触点p1到p6中的一个测试触点之间的间隔(或最短距离)可以与虚设焊盘11p1与测试触点p1到p6中的另一个测试触点之间的间隔(或最短距离)不同。例如，虚设焊盘11p1与测试触点p3的部分p3b之间的间隔与虚设焊盘11p1与测试触点p4的部分p4b之间的间隔不同。在一些实施例中，上述间隔可以在基本上平行于衬底10的表面101的方向上测量。
50.在一些实施例中，根据设计要求，根据本公开的半导体设备封装可以具有任何数量的虚设焊盘和测试触点并且不限于图中展示的具体实施例。例如，测试触点的数量可以为n，并且n是大于1的整数。
51.除此之外，虚设焊盘和测试触点的投影面积、形状(如图7所示的正方形或圆形)、间隔和定位可以根据设计要求修改并且不受图中所展示的具体实施例的限制。
52.图5a是根据本公开的实施例的半导体设备封装2的一部分的透视俯视图。图5b中的半导体设备封装2可以是图5a中的半导体设备封装2的横截面视图。图5a和5b中的半导体设备封装2类似于图2a中的半导体设备封装1，并且以下描述了其间的差异。
53.在半导体设备封装2中，测试触点p1的部分p1a和部分p1b通过安置在与部分p1a和部分p1b的高度位置不同的高度位置的迹线p1w连接。在一些实施例中，迹线p1w可以是重新分布层(rdl)的一部分或者可以与rdl一起形成。在一些实施例中，半导体设备封装2的制造工艺的成品率高于半导体设备封装1的制造工艺的成品率。
54.返回参考图2b，图2b展示了根据本公开的一些实施例的半导体设备封装1'的横截面视图。图2b的半导体设备封装1'类似于图2a的半导体设备封装1，并且以下描述了其间的差异。
55.如图2b所示，衬底10的表面102(其可以是被动表面或背侧表面)面向电子组件11的表面111(其可以是主动表面)。测试触点10p1和10p2安置为靠近表面102、与表面102相邻、嵌入在表面102中和/或从表面102部分地暴露。
56.衬底10包含电连接在导电元件10c与导电元件11c之间的导电通孔10v1和导电通孔10v2。
57.利用半导体设备封装1'的结构(其中衬底10面朝下)，可以将多于两个的衬底(或电子组件、晶圆或其组合)堆叠在一起。在一些实施例中，测试接触件和虚设焊盘可以形成于其中多于两个的衬底(或电子组件、晶圆或其组合)堆叠在一起，并且根据设计规格，衬底中的每个衬底可以面朝下或面朝上的结构中。另外，衬底中的每个衬底中的测试触点和虚设焊盘可以安置为靠近被动表面或主动表面。
58.图6是根据本公开的一些实施例的半导体设备封装对齐检查方法的流程图。图7是示出根据本公开的一些实施例的根据测试触点的电状态的衬底和电子组件的预定相对位置的表。
59.参考图6中的操作s60，将电子组件连接到(或键合到)衬底(如将电子组件11键合到衬底10，如图1所展示)。在一些实施例中，所述方法可以在其它结构上进行，如另一个电子组件上的电子组件、晶圆上的电子组件、衬底上的衬底或其它组合。
60.然后，所述方法进行到操作s61，判定电子组件11的虚设焊盘11p1是否与衬底10的测试触点p1和p2导电(或接触)。在一些实施例中，可以通过例如使测试触点p1和p2通电并
且检测其中的电信息(如电压和/或电阻)和/或电状态(例如，电导性，如短路或开路)来进行判定。例如，测试触点p1与测试触点p2之间的短路可以表示测试触点p1与测试触点p2之间通过虚设焊盘11p1的导电，并且因此可以判定虚设焊盘11p1与测试触点p1和p2导电。
61.参考操作s62，检测虚设焊盘11p1是否与衬底10的一或多组测试触点绝缘以获得一或多个电信息。在一些实施例中，可以检测虚设焊盘11p1是否与定位在与虚设焊盘11p1的角相邻的衬底10的一或多组测试触点绝缘。例如，检测电子组件11的虚设焊盘11p1是否与衬底10的所述一组测试触点p6和p5绝缘(如与部分p6b和p5b绝缘)。在一些实施例中，可以通过例如使测试触点p6和p5通电并且检测其中的电信息(如电压和/或电阻)和/或电状态(例如，电导性，如短路或开路)来进行判定和检测。测试触点p6与测试触点p5之间的开路意味着虚设焊盘11p1与所述一组测试触点p6和p5绝缘。测试触点p6与测试触点p5之间的短路意味着虚设焊盘11p1与所述一组测试触点p6和p5导电(或接触)。
62.可以对其它组测试触点执行类似的操作。例如，可以检测电子组件11的虚设焊盘11p1是否与衬底10的“测试触点组p5和p4”、“测试触点组p4和p3”和“测试触点组p3和p6”绝缘。例如，可以检测电子组件11的虚设焊盘11p1是否与衬底10的“部分p5b和p4b”、“部分p4b和p3b”和“部分p3b和p6b”绝缘。在一些实施例中，可以在电子组件11的虚设焊盘11p1与衬底10的四组测试触点之间执行检测。在其它实施例中，可以根据不同的设计规范在电子组件11的虚设焊盘11p1与n组测试触点之间进行检测，并且n是等于或大于1的整数。
63.在一些实施例中，对电子组件11的虚设焊盘11p2执行如操作s61和s62所示的对虚设焊盘11p1执行的类似操作，以获得一或多个电信息。
64.参考操作s63，基于电子组件11的虚设焊盘11p1、11p2与衬底10的所述一组测试触点之间的电信息判定(或获得)电子组件11与衬底10之间的相对位置。
65.在一些实施例中，如果在虚设焊盘11p1和11p2的所有组的测试触点(如测试触点p3到p6)之间检测到开路，则判定在电子组件11与衬底10之间没有偏移或旋转，或者电子组件11和衬底10之间的偏移或旋转处于预定值内或处于设计规格内。
66.在一些实施例中，如图7所示，在以下情况下判定电子组件11相对于衬底10向上偏移约5微米(μm)：在虚设焊盘11p1和11p2的测试触点组“测试触点p6与测试触点p5”之间、测试触点组“测试触点p4与测试触点p3”之间以及测试触点组“测试触点p3与测试触点p6”之间检测到开路，并且在虚设焊盘11p1和11p2的测试触点组“测试触点p5与测试触点p4”之间检测到短路。
67.在一些实施例中，在以下情况下判定电子组件11相对于衬底10向右上角偏移约5μm：在虚设焊盘11p1和11p2的测试触点组“测试触点p6与测试触点p5”之间和测试触点组“测试触点p3与测试触点p6”之间检测到开路，并且在虚设焊盘11p1和11p2的测试触点组“测试触点p5与测试触点p4”之间和测试触点组“测试触点p4与测试触点p3”之间检测到短路。
68.在一些实施例中，在以下情况下判定电子组件11相对于衬底10沿顺时针方向旋转约0.15度：在虚设焊盘11p1的测试触点组“测试触点p6与测试触点p5”之间和测试触点组“测试触点p3与测试触点p6”之间以及在虚设焊盘11p2的测试触点组“测试触点p5与测试触点p4”之间和测试触点组“测试触点p4与测试触点p3”之间检测到开路，并且在虚设焊盘11p1的测试触点组“测试触点p5与测试触点p4”之间和测试触点组“测试触点p4与测试触点p3”之间以及在虚设焊盘11p2的测试触点组“测试触点p6与测试触点p5”之间和测试触点组
“
测试触点p3与测试触点p6”之间检测到短路。在一些实施例中，可以判定电子组件11相对于衬底10沿顺时针方向旋转约0.15度并且相对于衬底10向右下角偏移约5μm。
69.在一些实施例中，在以下情况下判定电子组件11相对于衬底10沿逆时针方向旋转约0.15度：在虚设焊盘11p1的测试触点组“测试触点p5与测试触点p4”之间和测试触点组“测试触点p4与测试触点p3”之间以及在虚设焊盘11p2的测试触点组“测试触点p6与测试触点p5”之间和测试触点组“测试触点p3与测试触点p6”之间检测到开路，并且在虚设焊盘11p1的所述一组“测试触点p6与测试触点p5”之间和测试触点组“测试触点p3与测试触点p6”之间以及在虚设焊盘11p2的测试触点组“测试触点p5与测试触点p4”之间和测试触点组“测试触点p4与测试触点p3”之间检测到短路。在一些实施例中，可以判定电子组件11相对于衬底10沿逆时针方向旋转约0.15度并且相对于衬底10向右下角偏移约5μm。
70.关于在虚设焊盘11p1、11p2呈圆形的情况下的电子组件11与衬底10之间的相对位置，请参考图7。
71.在一些实施例中，可以通过在本公开中使用的方法来检测电子组件相对于衬底的微米级或纳米级的相对位移(如向上/向下偏移，向角偏移，沿顺时针/逆时针方向旋转)。应当注意的是，为了简明起见，图7的表中省略了一些相对位移，并且本公开不限于图7的表中所展示的具体相对位移。
72.图8a、图8b和图8c是根据本公开的一些实施例的半导体设备封装在各个制造阶段的横截面视图。已经简化了这些附图中的至少一些附图，以便更好地理解本公开的方面。
73.参考图8a，提供衬底10。衬底10包含设置为靠近衬底10的表面并且从所述表面至少部分地暴露的导电元件10c1。在本发明实施例中，衬底10可以包含一个单元可以通过划片槽与另一个单元分离的若干个单元。由于单元中的每个单元经受制造方法中类似或相同的工艺，为方便起见，以下描述中仅展示和描述了示范性单元。
74.参考图8b，在衬底10上安置介电层10d1以覆盖如图8a所示的导电元件10c1。介电层10d1可以是通过例如涂覆、层压、化学气相沉积(cvd)或其它合适的工艺安置的。介电层10d1可以通过例如平版印刷技术借助于光刻胶膜(或掩模)图案化，以暴露如图8a所示的导电元件10c1的一部分。可以通过例如溅射、化学镀、印刷或其它合适的工艺在导电元件10c1的暴露部分上安置导电材料，从而形成如图8b所示的导电元件10c2。在一些实施例中，在安置导电材料之后，可以执行平坦化操作，如化学-机械抛光(cmp)操作。在一些实施例中，导电元件10c2可以是rdl。如图8b所示，导电元件10c2安置在由虚线包围的内部区域(或中心区域、导电区域)r1中。
75.参考图8c，在介电层10d1上安置介电层10d2以覆盖如图8b所示的导电元件10c2。可以进行类似的操作以图案化介电层10d2，并且形成导电元件10c和测试触点p1到p6。测试触点p1到p6通过介电层10d2与导电元件10c绝缘。
76.在一些实施例中，可以进行单切操作(singulation operation)(例如，通过使用切割锯、激光、冲压机或其它适当的切割技术)以切除如图1所展示的离散的衬底。
77.在一些实施例中，可以对电子组件11执行类似的操作，如图1所展示，以形成虚设焊盘11p1和11p2。
78.在本文中可以为了便于描述而使用如“之下”、“下面”、“下部”、“上方”、“上部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或
特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖设备在使用时或运行时的不同朝向。可以以其它方式朝向装置(旋转90度或处于其它定向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应当理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
79.如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指在给定值或范围的
±
10％、
±
5％、
±
1％或
±
0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的
±
10％、
±
5％、
±
1％和
±
0.5％内的值。
80.前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。