半导体结构及其制作方法与流程

技术特征：
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底和位于所述衬底上的介质层，所述衬底内具有导电结构；对部分厚度的所述介质层进行刻蚀，以形成第一凹槽；对位于所述第一凹槽底部的所述介质层进行各向同性刻蚀工艺，以形成第二凹槽，在平行于所述衬底表面的方向上，所述第二凹槽的最大宽度大于所述第一凹槽的底部宽度；对位于所述第二凹槽底部的所述介质层进行刻蚀，形成暴露出所述导电结构的第三凹槽。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述各向同性刻蚀工艺在平行于所述衬底表面的一方向上的刻蚀宽度为2nm～3nm。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，在进行所述各向同性刻蚀工艺之前，还包括：在所述第一凹槽侧壁形成保护层，所述保护层的材料与所述介质层的材料的刻蚀选择比小于1；在形成所述第二凹槽后，还包括：去除所述保护层。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二凹槽具有圆弧形侧壁，所述圆弧形侧壁朝远离所述第二凹槽中心的方向凹陷。5.根据权利要求1至4中任一项所述的半导体结构的制作方法，其特征在于，所述各向同性刻蚀工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀剂包括氢氟酸溶液。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述介质层包括自衬底向上依次层叠的第一介质层、支撑层及第二介质层，所述支撑层的材料硬度大于所述第一介质层的材料硬度；所述对部分厚度的所述介质层进行刻蚀，以形成第一凹槽，包括：对所述第二介质层和所述支撑层进行刻蚀，直至暴露出位于所述支撑层下方的所述第一介质层。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述各向同性刻蚀工艺对所述第一介质层的材料的刻蚀速率大于对所述支撑层的材料的刻蚀速率。8.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第三凹槽之后，还包括：在所述第一凹槽和所述第二凹槽的侧壁以及所述第三凹槽的侧壁与底部形成第一电极层，在所述第一电极层表面形成电容介质层，在所述电容介质层表面形成第二电极层。9.一种半导体结构，其特征在于，包括：衬底和位于所述衬底上的介质层，所述衬底内具有导电结构；在所述介质层朝向所述衬底的方向上，所述介质层内具有依次贯通的第一凹槽、第二凹槽和第三凹槽，在平行于所述衬底表面的方向上，所述第二凹槽的最大宽度大于所述第一凹槽的底部宽度，且所述第三凹槽暴露出所述导电结构。10.根据权利要求9所述的半导体结构，其特征在于，所述第二凹槽具有圆弧形侧壁，且在所述介质层朝向所述衬底的方向上，所述第二凹槽的宽度的递增。11.根据权利要求9所述的半导体结构，其特征在于，所述介质层包括依次层叠的第一介质层、支撑层以及第二介质层，所述支撑层的材料硬度大于所述第一介质层的材料硬度。12.根据权利要求11所述的半导体结构，其特征在于，所述第一凹槽贯穿所述支撑层。13.根据权利要求9至12中任一项所述的半导体结构，其特征在于，所述第一凹槽和所述第二凹槽的侧壁以及所述第三凹槽的侧壁与底部具有第一电极层，所述第一电极层表面
具有电容介质层，所述电容介质层表面具有第二电极层。14.根据权利要求13所述的半导体结构，其特征在于，位于所述第二凹槽内的所述第一电极层和第二电极层具有圆弧形表面，所述圆弧形表面朝远离所述第二凹槽中心的方向凹陷。

技术总结
本发明实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供衬底和位于所述衬底上的介质层，所述衬底内具有导电结构；对部分厚度的所述介质层进行刻蚀，以形成第一凹槽；对位于所述第一凹槽底部的所述介质层进行各向同性刻蚀工艺，以形成第二凹槽，在平行于所述衬底表面的方向上，所述第二凹槽的最大宽度大于所述第一凹槽的底部宽度；对位于所述第二凹槽底部的所述介质层进行刻蚀，形成暴露出所述导电结构的第三凹槽。本发明有利于提高与凹槽线宽相关的半导体结构性能参数。能参数。能参数。


技术研发人员：陆勇 谢明宏
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.04.21
技术公布日：2021/10/22