一种刻蚀方法与流程

1.本发明属于半导体制造领域，涉及一种刻蚀方法。


背景技术：

2.晶体管作为一种可变电流开关，能够基于输入电压控制输出电流，与普通机械开关不同，晶体管利用电信号来控制自身的开合，所以开关速度非常快，常应用于如电脑、手机及智能家居设备中。
3.晶体管包括栅极(gate)、源极(source)及漏极(drain)，其中，设于栅极区及有源区(源或漏)上的接触电极在形成过程中，由于栅极区及有源区之间所存在的高度差，因此，位于有源区的接触电极的高度大于位于栅极区上的接触电极的高度，从而在制备接触电极时，需要在介电层(ild)中形成具有不同刻蚀深度的沟槽。然而，在刻蚀形成具有不同刻蚀深度的沟槽时，常常会存在位于栅极区上方的沟槽过刻蚀，导致栅极区受损，或者位于有源区上方的沟槽刻蚀不够，导致电连接的问题。
4.因此，提供一种刻蚀方法，以形成具有良好刻蚀深度的沟槽，实属必要。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种刻蚀方法，用于解决现有技术中在形成晶体管的接触电极时，由于栅极区及有源区之间所存在的高度差，所造成的栅极区的过刻蚀及有源区的刻蚀不够的问题。
6.为实现上述目的及其他相关目的，本发明提供一种刻蚀方法，包括以下步骤：
7.提供晶体管，所述晶体管包括栅极区及有源区，且所述栅极区与所述有源区之间具有大于零的高度差；
8.于所述晶体管上形成介电层；
9.于所述介电层上形成图形化的第一掩膜，以在所述第一掩膜中形成第一掩膜栅极区开口；
10.于所述第一掩膜栅极区开口中形成牺牲层，且所述牺牲层在垂向上的投影覆盖所述栅极区；
11.去除所述第一掩膜；
12.形成图形化的第二掩膜，以在所述第二掩膜中形成第二掩膜栅极区开口及第二掩膜有源区开口，且所述第二掩膜栅极区开口显露所述牺牲层；
13.通过所述第二掩膜有源区开口，刻蚀所述介电层，形成显露所述有源区的有源区沟槽；通过所述第二掩膜栅极区开口，刻蚀所述牺牲层及介电层，形成显露所述栅极区的栅极区沟槽。
14.可选地，形成所述牺牲层的方法包括选择性生长法或阻挡沉积法。
15.可选地，所述第一掩膜的材质包括ppfaa，所述牺牲层的材质包括氧化硅。
16.可选地，所述牺牲层的刻蚀速率等于所述介电层的刻蚀速率，且所述牺牲层的厚
度等于所述高度差。
17.可选地，所述介电层的刻蚀速率大于所述牺牲层的刻蚀速率。
18.可选地，形成所述有源区沟槽及栅极区沟槽的步骤包括：
19.通过所述第二掩膜有源区开口，刻蚀所述介电层，以形成介电层沟槽，且所述介电层沟槽的深度等于所述高度差；
20.采用湿法刻蚀，去除所述牺牲层；
21.刻蚀所述介电层，形成所述有源区沟槽及栅极区沟槽。
22.可选地，所述牺牲层的材质包括氧化硅、氮化硅、氧化锌及氧化铪中的一种。
23.可选地，所述介电层包括氧化硅层、bpsg层、psg层及teos层中的一种或组合。
24.可选地，在去除所述第一掩膜之后，还包括对所述牺牲层进行退火的步骤，所述退火的方法包括激光退火法，所述退火的温度范围包括200℃～400℃。
25.可选地，所述第二掩膜包括无定型碳层，形成图形化的所述第二掩膜的步骤包括：
26.于所述牺牲层及介电层上形成无定型碳层；
27.于所述无定型碳层上形成抗反射层；
28.于所述抗反射层上形成图形化的光刻胶；
29.刻蚀形成图形化的所述第二掩膜。
30.如上所述，本发明的刻蚀方法，通过选择性生长法或阻挡沉积法，可在栅极区上形成牺牲层，以在刻蚀形成栅极区沟槽及有源区沟槽时，通过牺牲层补偿栅极区及有源区之间的高度差，从而可避免由于栅极区的过刻蚀所造成的栅极区的损坏，以及由于有源区的刻蚀不够所造成的电连接的问题。
附图说明
31.图1显示为本发明中的刻蚀方法的工艺流程示意图。
32.图2～图10显示为实施例一中的刻蚀方法各步骤所呈现的结构示意图。
33.图11～图17显示为实施例二中的刻蚀方法各步骤所呈现的结构示意图。
34.元件标号说明
35.100、110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
晶体管
36.200、210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层
37.201、211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极区沟槽
38.202、212
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区沟槽
39.213
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层沟槽
40.300、310
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一掩膜
41.301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一掩膜栅极区开口
42.400、410
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
牺牲层
43.500、510
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二掩膜
44.501、511
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二掩膜栅极区开口
45.502、512
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二掩膜有源区开口
46.601、611
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电抗反射层
47.602、612
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底部抗反射层
48.700、710
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光刻胶
49.a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极区
50.b1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极区
51.b2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极区
52.d、d1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
高度差
53.d
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
牺牲层的厚度
54.d1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层沟槽的深度
具体实施方式
55.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
56.如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
57.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
58.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
59.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
60.参阅图1，本发明提供一种刻蚀方法，通过选择性生长法或阻挡沉积法，可在栅极区上形成牺牲层，以在刻蚀形成栅极区沟槽及有源区沟槽时，通过牺牲层补偿栅极区及有源区之间的高度差，从而可避免由于栅极区的过刻蚀所造成的栅极区的损坏，以及由于有源区的刻蚀不够所造成的电连接的问题。
61.具体可参阅以下的实施例一及实施例二。
62.实施例一
63.参阅图2～图10，本实施例通过选择性生长法，在栅极区上形成牺牲层，以在刻蚀形成栅极区沟槽及有源区沟槽时，通过牺牲层补偿栅极区及有源区之间的高度差，从而可避免由于栅极区的过刻蚀所造成的栅极区的损坏，以及由于有源区的刻蚀不够所造成的电连接的问题。
64.首先，参阅图2，提供晶体管100，所述晶体管100包括栅极区a及有源区(包括源极
区b1及漏极区b2)，且所述栅极区a与所述有源区之间具有大于零的高度差d。其中，所述晶体管100可包括栅氧化层、覆盖所述栅极区a及有源区的保护钝化层(如氮化硅层)、覆盖所述晶体管100侧壁的侧墙以及位于所述栅极区a及有源区表面的欧姆接触层等，可根据需要进行选择所述晶体管100的结构、种类及材质等，此处不作过分限制。
65.接着，参阅图3，于所述晶体管100上形成介电层200。
66.作为示例，所述介电层200可包括氧化硅层、bpsg(硼磷掺杂氧化硅)层、psg(磷掺杂氧化硅)层及teos(正硅酸乙酯)层中的一种或组合。
67.具体的，所述介电层200的选择，可根据后续制备工艺中对线宽的需求及牺牲层400的材质进行选择，如当为大线宽时，所述介电层200可以采用bpsg层，当为小线宽时，可以采用teos层，也可以采用psg层，但并非局限于此，如所述介电层200还可采用氧化硅层或采用由氧化硅层、bpsg层、psg层及teos层中的至少两种所形成的组合中的一种，具体可根据需要进行适当的选择。
68.接着，参阅图4，于所述介电层200上形成图形化的第一掩膜300，以在所述第一掩膜300中形成第一掩膜栅极区开口301。
69.具体的，可采用光刻的方法，在形成的所述第一掩膜300中，形成所述第一掩膜栅极区开口301，其中，所述第一掩膜栅极区开口301在垂向上的投影覆盖所述栅极区a，以便于后续形成在垂向上的投影覆盖所述栅极区a的所述牺牲层400，以避免对所述栅极区a的过刻蚀。
70.接着，参阅图5，于所述第一掩膜栅极区开口301中形成所述牺牲层400，且所述牺牲层400在垂向上的投影覆盖所述栅极区a。
71.作为示例，所述第一掩膜300的材质包括ppfaa(聚全氟烷基丙烯盐)，牺牲层400的材质包括氧化硅。
72.具体的，由于ppfaa具有比氧化硅低的表面能，因此，若要在ppfaa表面上形成氧化硅，则所需要的激活能要比在氧化硅或含氧化硅的材质上形成氧化硅的激活能大很多，因而在同样的条件下，当采用ppfaa作为所述第一掩膜300，并采用含有氧化硅的材质作为所述介电层200时，可通过所述选择性生长的方法，以在所述第一掩膜栅极区开口301中形成所述牺牲层400。
73.作为示例，所述牺牲层400的刻蚀速率等于所述介电层200的刻蚀速率，且所述牺牲层400的厚度d等于所述高度差d。
74.具体的，当所述牺牲层400的刻蚀速率等于所述介电层200的刻蚀速率时，所述牺牲层400的厚度d等于所述高度差d，以通过所述牺牲层400补偿所述高度差d，从而可避免对所述栅极区a的过刻蚀，以及对所述有源区的刻蚀不够。
75.接着，参阅图6，去除所述第一掩膜300。
76.接着，参阅图7～图9，形化图形化的第二掩膜500，以在所述第二掩膜500中形成第二掩膜栅极区开口501及第二掩膜有源区开口502，且所述第二掩膜栅极区开口501显露所述牺牲层400。
77.作为示例，在去除所述第一掩膜300之后，还包括对所述牺牲层400进行退火的步骤，所述退火的方法包括激光退火法，所述退火的温度范围包括200℃～400℃。
78.具体的，为形成具有良好的晶格结构，以优化形成的所述牺牲层400的性能，本实
施例在去除所述第一掩膜300之后，对所述牺牲层400进行退火，其中，优选温度低及成本低的激光退火法，且退火的温度可选择如300℃，以进一步的降低成本，有关所述退火的方法及温度的选择并非局限于此。
79.作为示例，所述第二掩膜500包括无定型碳层，形成图形化的所述第二掩膜500的步骤包括：
80.于所述牺牲层400及介电层200上形成无定型碳层；
81.于所述无定型碳层上形成抗反射层；
82.于所述抗反射层上形成图形化的光刻胶700；
83.刻蚀形成图形化的所述第二掩膜500。
84.具体的，本实施例中，所述第二掩膜500采用无定型碳层，以传递图形，以作为后续形成沟槽的阻挡层；所述抗反射层包括介电抗反射层601及底部抗反射层602，以在图形化所述光刻胶700的曝光工艺过程中，可起到抗反射的作用，从而优化曝光效果。有关所述第二掩膜500、抗反射层及光刻胶700的材质的选择此处不作过分限制。其中，图形化的所述光刻胶700、介电抗反射层601及底部抗反射层602可在进行刻蚀形成图形化的所述第二掩膜500的过程中去除，或采用灰化法等进行去除，此处不作过分限制。
85.接着，参阅图10，通过所述第二掩膜有源区开口502，刻蚀所述介电层200，形成显露所述有源区的有源区沟槽202；通过所述第二掩膜栅极区开口501，刻蚀所述牺牲层400及介电层200，形成显露所述栅极区a的栅极区沟槽201。
86.具体的，本实施例，由于所述牺牲层400的刻蚀速率等于所述介电层200的刻蚀速率，且所述牺牲层400的厚度d等于所述高度差d，从而在刻蚀所述介电层200以形成所述有源区沟槽202及栅极区沟槽201时，可经过一次刻蚀，即可完成在所述介电层200中形成所述有源区沟槽202及栅极区沟槽201，且可避免所述栅极区a的过刻蚀及有源区刻蚀不够的问题。
87.实施例二
88.参阅图11～图17，本实施例与实施例一的不同之处主要在于：通过阻挡沉积法，在栅极区上形成牺牲层，以在刻蚀形成栅极区沟槽及有源区沟槽时，通过牺牲层补偿栅极区及有源区之间的高度差，从而可避免由于栅极区的过刻蚀所造成的栅极区的损坏，以及由于有源区的刻蚀不够所造成的电连接的问题。
89.首先，参阅图11，提供晶体管110，于所述晶体管110上形成介电层210、图形化的第一掩膜310及牺牲层410。
90.具体的，有关所述晶体管110的结构及材质的选择，介电层210的结构及材质的选择，此处不作赘述。其中，位于所述栅极区上方的所述介电层210的厚度优选大于所述栅极区与所述有源区之间的高度差d，以便于进行后续的工艺操作。所述第一掩膜310可采用光刻胶，通过光刻的步骤，图形化所述光刻胶，并通过沉积及去除所述光刻胶，可形成所述牺牲层410，参阅图12。
91.作为示例，所述牺牲层410的材质包括氮化硅、氧化锌及氧化铪中的一种。
92.作为示例，所述介电层210的刻蚀速率大于所述牺牲层410的刻蚀速率。
93.具体的，所述牺牲层410与所述介电层210具有不同的选择时刻比，通过所述牺牲层410可作为阻挡层使用，当所述介电层210的刻蚀速率大于所述牺牲层410的刻蚀速率时，
可通过所述牺牲层410的阻挡，实现对所述介电层210的分步刻蚀，以通过对所述介电层210先进行的刻蚀步骤，对所述高度差d进行补偿，从而通过最后的刻蚀步骤，可避免对栅极区的过刻蚀及对有源区的刻蚀不够的问题。其中，所述介电层210的材质的选择，可根据所述介电层210的材质进行选择，此处不作过分限制。
94.作为示例，形成有源区沟槽212及栅极区沟槽211的步骤包括：
95.通过第二掩膜有源区开口512，刻蚀所述介电层210，以形成介电层沟槽213，且所述介电层沟槽213的深度d1等于所述高度差d1，参阅图14及图15；
96.采用湿法刻蚀，去除所述牺牲层410，参阅图16；
97.刻蚀所述介电层210，形成所述有源区沟槽512及栅极区沟槽511，参阅图17。
98.具体的，参阅图13，形成所述第二掩膜有源区开口512可包括于所述牺牲层410及介电层210上形成第二掩膜510，其中，所述第二掩膜510可包括无定型碳层，以传递图形，以作为形成所述有源区沟槽512及栅极区沟槽511的阻挡层；所述抗反射层包括介电抗反射层611及底部抗反射层612，以在图形化光刻胶710的曝光工艺过程中，可起到抗反射的作用，从而优化曝光效果。有关所述第二掩膜510、抗反射层及光刻胶710的材质的选择此处不作过分限制。其中，图形化的所述光刻胶710、介电抗反射层611及底部抗反射层612可在进行刻蚀形成图形化的所述第二掩膜510的过程中去除，或采用灰化法等进行去除，此处不作过分限制。
99.本实施例通过所述牺牲层410的阻挡，实现对所述介电层210的分步刻蚀，以通过对所述介电层210的第一次刻蚀所形成的栅极区沟槽213，对所述高度差d进行补偿，且通过对所述介电层210的第二次刻蚀，可制备形成所述有源区沟槽512及栅极区沟槽511，避免对栅极区的过刻蚀及对有源区的刻蚀不够的问题。
100.在另一实施例中，所述牺牲层也可采用氧化硅层，即可采用与所述介电层具有相同的刻蚀速率的材质，以通过图形化的光刻胶作为遮挡层使用，形成所述牺牲层，具体可参阅实施例二中的图11～图12，但与实施例二不同的是，在所述介电层中形成沟槽的步骤可通过一次刻蚀完成，具体可参阅实施例一中的图6～图10，此处不作赘述。
101.综上所述，本发明的刻蚀方法，通过选择性生长法或阻挡沉积法，可在栅极区上形成牺牲层，以在刻蚀形成栅极区沟槽及有源区沟槽时，通过牺牲层补偿栅极区及有源区之间的高度差，从而可避免由于栅极区的过刻蚀所造成的栅极区的损坏，以及由于有源区的刻蚀不够所造成的电连接的问题。
102.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。