半导体装置及其制造方法与流程

1.本发明涉及一种具有修调电路的半导体装置及其制造方法。


背景技术：

2.在半导体集成电路(ic)的功能的切换、特性的调整中，使用修调电路(参照专利文献1～4)。在进行修调时，从外部对修调电路中的修调元件施加电应力，使修调元件逻辑反转。例如，在修调元件为熔断电阻的情况下，将熔断电阻熔断来使熔断电阻的端子间从短路(short)状态变化为开路(open)状态。在修调元件为齐纳击穿二极管(zener zap diode)的情况下，利用雪崩电流在pn结处引起短路破坏，从而使齐纳击穿二极管的端子间从开路状态变化为短路状态。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2013
‑
110326号公报
6.专利文献2：国际公开第2009/104343号
7.专利文献3：日本特开2011
‑
222691号公报
8.专利文献4：日本特开2008
‑
288280号公报


技术实现要素：

9.发明要解决的问题
10.在进行修调时对修调元件施加电应力，因此修调元件的周边有可能受到损伤。在该损伤是ic立即变为不动作的级别的损伤的情况下，能够在之后的制造工序中的试验中检测出来并排除不良产品。然而，在该损伤是作为ic的动作而言正常这样的潜在的级别的损伤的情况下，无法在之后的制造工序中的试验中检测出来。修调元件的周边的这样的潜在性损伤有可能在市场上等的使用过程中显露，从而质量下降。
11.鉴于上述问题，本发明的目的在于提供一种在进行修调时修调元件的周边受到损伤的情况下能够在制造工序中的试验中进行排除从而能够提高质量的半导体装置及其制造方法。
12.用于解决问题的方案
13.本发明的一个方式的主旨为一种半导体装置，具备：(a)修调元件，其设置于半导体基板的内部或者上方；(b)绝缘膜，其配置在修调元件上；(c)第一布线，其配置在绝缘膜上，经由贯通绝缘膜的第一接触区来与修调元件的一端连接；(d)第二布线，其配置在绝缘膜上，经由贯通绝缘膜的第二接触区来与修调元件的另一端连接；(e)辅助布线，其配置于绝缘膜上的与修调元件的中央部重叠的位置。
14.本发明的其它方式的主旨为一种半导体装置，具备：(a)修调元件，其设置于半导体基板的内部或者上方；(b)绝缘膜，其配置在修调元件上；(c)第一布线，其配置在绝缘膜上，经由贯通绝缘膜的第一接触区来与修调元件的一端连接；(d)第二布线，其配置在绝缘
膜上，经由贯通绝缘膜的第二接触区来与修调元件的另一端连接；(e)检查用焊盘，其与半导体基板连接。
15.本发明的又一其它方式的主旨为一种半导体装置的制造方法，包括以下工序：(a)在半导体基板的内部或者上方形成修调元件；(b)在修调元件上形成绝缘膜；(c)在绝缘膜上形成经由贯通绝缘膜的第一接触区来与修调元件的一端连接的第一布线；(d)在绝缘膜上形成经由贯通绝缘膜的第二接触区来与修调元件的另一端连接的第二布线；(e)对修调元件进行修调；以及(f)在进行修调的工序之后，进行半导体基板与第一布线或者第二布线之间的绝缘状态的试验。
16.发明的效果
17.根据本发明，能够提供一种在进行修调时修调元件的周边受到损伤的情况下能够在制造工序中的试验中进行排除从而能够提高质量的半导体装置及其制造方法。
附图说明
18.图1是本发明的第一实施方式所涉及的半导体装置的俯视图。
19.图2是第一实施方式所涉及的修调电路的电路图。
20.图3是第一实施方式所涉及的半导体装置的修调前的俯视图。
21.图4是第一实施方式所涉及的半导体装置的修调前的截面图。
22.图5是第一实施方式所涉及的半导体装置的修调后的截面图。
23.图6是第一实施方式所涉及的半导体装置的修调后的修调元件周边没有损伤的情况下的截面图像。
24.图7是第一实施方式所涉及的半导体装置的修调后的修调元件周边有损伤的情况下的截面图像。
25.图8是第一实施方式所涉及的半导体装置的修调异常判定时的截面图。
26.图9是第一实施方式所涉及的半导体装置的修调异常判定时的其它截面图。
27.图10是第一实施方式所涉及的半导体装置的制造方法的修调工序的流程图。
28.图11是第一实施方式所涉及的半导体装置的制造方法的修调异常判定工序的流程图。
29.图12是第二实施方式所涉及的半导体装置的修调前的截面图。
30.图13是第二实施方式所涉及的半导体装置的修调异常判定时的截面图。
31.图14是第二实施方式所涉及的半导体装置的修调异常判定时的其它截面图。
32.图15是第三实施方式所涉及的半导体装置的修调前的截面图。
33.图16是第三实施方式所涉及的半导体装置的修调异常判定时的截面图。
34.图17是第三实施方式所涉及的半导体装置的修调异常判定时的其它截面图。
35.图18是第四实施方式所涉及的半导体装置的修调电路的电路图。
36.图19是第四实施方式所涉及的半导体装置的修调前的截面图。
37.图20是第四实施方式所涉及的半导体装置的修调后的截面图。
38.图21是第四实施方式所涉及的半导体装置的修调异常判定时的截面图。
39.图22是第四实施方式所涉及的半导体装置的修调异常判定时的其它截面图。
40.图23是第五实施方式所涉及的半导体装置的修调前的截面图。
41.图24是第五实施方式所涉及的半导体装置的修调异常判定时的截面图。
42.图25是第五实施方式所涉及的半导体装置的修调异常判定时的其它截面图。
43.图26是第六实施方式所涉及的半导体装置的修调前的截面图。
44.图27是第六实施方式所涉及的半导体装置的修调异常判定时的截面图。
45.图28是第六实施方式所涉及的半导体装置的修调异常判定时的其它的截面图。
46.附图标记说明
47.1：半导体基板；2：绝缘膜(场绝缘膜)；3：修调元件(熔断电阻)；3a：空隙；4：绝缘膜(层间绝缘膜)；5a：第一接触区；5b：第二接触区；6a：第一布线；6b：第二布线；6c：辅助布线；7：绝缘膜(保护绝缘膜)；11：半导体基板；12：半导体区；21：半导体基板；22：第一半导体区；23：第二半导体区；24：绝缘膜(场绝缘膜)；25a：第一接触区；25b：第二接触区；26a：第一布线；26b：第二布线；26c：辅助布线；28：金属；31：半导体基板；32：第一半导体区；33：第二半导体区；101：半导体装置；102：内部电路；103：修调电路；200：修调用焊盘；201：电源端子；202：输出端子；203：接地端子；204：焊盘端子；205：基板端子；r1：保护电阻；r2：保护电阻；d0：修调元件(齐纳击穿二极管)；d1：保护二极管。
具体实施方式
48.下面，参照附图来说明本发明的第一实施方式～第六实施方式。在附图的记载中，对相同或者类似的部分标注相同或者类似的标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等有时与实际的情况不同。另外，附图彼此之间也可能包括尺寸的关系、比率不同的部分。另外，下面示出的第一实施方式～第六实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的结构部件的材质、形状、构造、配置等。
49.另外，下面的说明中的上下等方向的定义仅是便于说明的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90
°
后进行观察，则上下的叫法变成左右，如果将对象旋转180
°
后进行观察，则上下的叫法会反过来，这是理所当然的。
50.另外，在下面的说明中，例示性地说明第一导电型为n型、第二导电型为p型的情况。但是，也可以将导电型选择为相反的关系，将第一导电型设为p型，将第二导电型设为n型。另外，附记于“n”、“p”的“ ”、
“‑”
分别表示是与未附记“ ”和
“‑”
的半导体区相比杂质浓度相对高或者相对低的半导体区。但是，即使是标注了相同的“n”和“n”的半导体区，也不表示各个半导体区的杂质浓度严格相同。并且，在下面的说明中，即使没有特别明示的限定，施加了“第一导电型”及“第二导电型”的限定的部件和区也表示由半导体材料构成的部件和区，这无论在技术上还是在逻辑上都是显而易见的。
51.(第一实施方式)
52.<半导体装置>
53.如图1所示，第一实施方式所涉及的半导体装置101在同一基板上具有内部电路102以及与内部电路102连接的修调电路103。内部电路102可以具有例如绝缘栅极型双极晶体管(igbt)等纵向型晶体管以及控制纵向型晶体管的控制电路。修调电路103对内部电路102的电路特性的变动进行调整。
54.如图2所示，修调电路103具有构成修调元件的熔断电阻3。作为熔断电阻3，例如能
够使用由多晶硅膜构成的多晶硅电阻。熔断电阻3的一端与修调用焊盘200、保护电阻r1的一端及保护电阻r2的一端分别连接。
55.保护电阻r1的另一端与电源端子201连接。由内部电源等对电源端子201施加第一电位(电源电位)vdd。保护电阻r1的电阻值比保护电阻r2的电阻值高。也可以使用耗尽型(常开型)的mos晶体管来代替保护电阻r1。
56.熔断电阻3的另一端与保护二极管d1的阳极侧及接地端子203连接。接地端子203被施加第二电位(接地电位)gnd。保护二极管d1由齐纳二极管构成。保护二极管d1的击穿电压vz例如为5v左右。保护二极管d1的阴极侧与保护电阻r2的另一端及输出端子202连接。从输出端子202向外部输出输出值out。
57.在熔断电阻3的修调前，熔断电阻3的端子间为短路状态，作为修调电路103的输出值out，输出低(l)电平(例如0v)。在进行修调时，从外部电源等对修调用焊盘200施加修调用的电位，利用焦耳热将熔断电阻3熔断。在熔断电阻3的修调后，熔断电阻3的端子间从短路状态变化为开路状态。修调电路103的输出值out被逻辑反转，输出高(h)电平(例如5v)。
58.图3示出在图2中示出的熔断电阻3的周边部的俯视图，图4示出从图3的a
‑
a方向观察得到的截面图。如图3及图4所示，第一实施方式所涉及的半导体装置具备第一导电型(n型)的半导体基板1、配置在半导体基板1上的绝缘膜(场绝缘膜)2以及配置在场绝缘膜2上的熔断电阻3。
59.半导体基板1与被施加第三电位(基准电位)vcc(例如13v左右)的基板端子205连接。作为半导体基板1，例如能够采用由硅(si)构成的半导体晶圆等作为母材。此外，在半导体基板1的内部及上方除了形成有熔断电阻3之外，还形成有构成在图1中示出的内部电路102及修调电路103的igbt、mos晶体管、二极管等各种元件，但省略图示。
60.如图3所示，熔断电阻3的中央部具有比熔断电阻3的两端部窄的宽度，是在修调时被熔断的部分。熔断电阻3在图3中具有左右对称的平面图案，但也可以具有左右不对称的平面图案，熔断电阻3的平面图案没有特别限定。
61.如图3及图4所示，在熔断电阻3上配置有绝缘膜(层间绝缘膜)4。在层间绝缘膜4上，以与熔断电阻3的一端重叠的方式配置有第一布线6a。第一布线6a经由贯通层间绝缘膜4的第一接触区5a来与熔断电阻3的一端电连接。第一布线6a与焊盘端子204连接。焊盘端子204与图2中示出的修调用焊盘200连接，经由修调用焊盘200对焊盘端子204施加电压pad。
62.在层间绝缘膜4上，以与熔断电阻3的另一端重叠的方式配置有第二布线6b。第二布线6b经由贯通层间绝缘膜4的第二接触区5b来与熔断电阻3的另一端电连接。第二布线6b与被施加接地电位gnd的接地端子203连接。在第一布线6a及第二布线6b上配置有绝缘膜(保护绝缘膜)7。此外，在图4中省略了在图3中示出的保护绝缘膜7的图示。
63.作为熔断电阻3的材料，例如能够使用高浓度地添加了杂质的多晶硅、多晶硅
‑
金属硅化物(polycide)或者金属。作为构成多晶硅
‑
金属硅化物的硅化物膜，能够列举出包括钛硅化物(tisi2)、钴硅化物(cosi2)、钨硅化物(wsi2)等的构造。并且，多晶硅
‑
金属硅化物也可以使用钽硅化物(tasi2)、钼硅化物(mosi)、镍硅化物(nisi)等。作为金属，除了能够列举出铝(al)、金(au)、铜(cu)之外，还能够列举出铂(pt)、钛(ti)、钨(w)等高熔点金属等。
64.作为第一布线6a、第二布线6b、第一接触区5a以及第二接触区5b的材料，例如能够使用铝(al)、铜(cu)、钨(w)等金属。第一布线6a及第二布线6b的材料与第一接触区5a及第
二接触区5b的材料可以彼此相同，也可以互不相同。第一接触区5a以及第二接触区5b的数量、配置位置没有特别限定。
65.作为场绝缘膜2、层间绝缘膜4以及保护绝缘膜7的材料，例如能够使用氧化硅膜(sio2膜)、氮化硅膜(si3n4膜)、通过使用有机硅系化合物的正硅酸乙酯(teos)气体的化学气相沉积(cvd)法等形成的绝缘膜(teos膜)、被称为所谓“nsg膜”的不包含燐(p)、硼(b)的氧化硅膜(sio2膜)、添加了燐的氧化硅膜(psg膜)、添加了硼的氧化硅膜(bsg膜)、添加了燐和硼的氧化硅膜(bpsg膜)等单层膜、或者从这些单层膜中选择多种单层膜进行组合而得到的复合膜。
66.如图5所示，在熔断电阻3的修调时，从外部电源等经由修调用焊盘200及焊盘端子204施加作为电压pad的修调用电压，利用焦耳热将熔断电阻3的中央部熔断，在熔断电阻3的中央部形成空隙3a。熔断电阻3的端子间从短路状态变化为开路状态。
67.在熔断电阻3的修调后，确认熔断电阻3的端子间是否已成为开路状态。具体地说，经由修调用焊盘200及焊盘端子204施加作为电位pad的比修调用电压低的检查用电压，确认在焊盘端子204与接地端子205之间没有电流流动，由此确认熔断电阻3的端子间已成为开路状态。
68.然而，即使在能够确认熔断电阻3的端子间已成为开路状态的情况下，也有时熔断电阻3的周边受到了潜在性损伤。例如，存在以下情况：构成熔断电阻3的多晶硅的一部分暴露于层间绝缘膜4的上表面，或者，场绝缘膜2出现裂缝(裂纹)从而熔断电阻3与半导体基板1发生短路。
69.图6是第一实施方式所涉及的半导体装置的修调后的熔断电阻3的周边不存在损伤的情况的截面图像。另一方面，图7是第一实施方式所涉及的半导体装置的修调后的熔断电阻3的周边存在损伤的情况的截面图像。如图7所示，在熔断电阻3的周边存在损伤的情况下，有时构成熔断电阻3的多晶硅的一部分从层间绝缘膜的上表面暴露出来、或者与半导体基板1发生短路。
70.熔断电阻3的周边的潜在性损伤有可能对之后的动作、耐久性等带来影响，使长期的可靠性降低。因此，在第一实施方式中，检测熔断电阻3的周边的潜在性损伤。
71.作为熔断电阻3的周边的潜在性损伤的检测方法，如图8所示，对基板端子205与焊盘端子204之间施加电压，并利用省略了图示的电流计等测定基板端子205与焊盘端子204之间的漏电流，由此进行基板端子205与焊盘端子204之间的绝缘状态的试验。在基板端子205与焊盘端子204之间没有电流流动的情况下，判定为半导体装置是合格品(正常)。另一方面，在基板端子205与焊盘端子204之间有电流流动的情况下，是焊盘端子204侧的场绝缘膜2出现裂缝等损伤导致焊盘端子204侧的熔断电阻3的一端与半导体基板1发生短路，因此判定为半导体装置不合格(异常)。
72.并且，如图9所示，对基板端子205与接地端子203之间施加电压，并测定基板端子205与接地端子203之间的漏电流，由此进行基板端子205与接地端子203之间的绝缘状态的试验。在基板端子205与接地端子203之间没有电流流动的情况下，判定为半导体装置为合格品(正常)。另一方面，在基板端子205与接地端子203之间有电流流动的情况下，是接地端子203侧的场绝缘膜2出现裂缝等损伤导致接地端子203侧的熔断电阻3的另一端与半导体基板1发生短路，因此判定为半导体装置不合格(异常)。
73.<半导体装置的制造方法>
74.接着，对第一实施方式所涉及的半导体装置的制造方法的一例进行说明。首先，使用通常的半导体工艺来形成图1中示出的内部电路102以及修调电路103。在形成修调电路103时，如图4所示，通过热氧化法或者化学气相沉积(cvd)法等在半导体基板1上形成场绝缘膜2。接着，通过cvd法等沉积多晶硅膜，并使用光刻技术以及蚀刻技术等来选择性地去除多晶硅膜的一部分，由此在场绝缘膜2上形成熔断电阻3。
75.接着，通过cvd法等，在熔断电阻3上形成层间绝缘膜4，并使用光刻技术以及蚀刻技术等在层间绝缘膜4形成贯通孔。接着，通过溅射法或者蒸镀法等，利用金属膜填埋层间绝缘膜4的贯通孔。然后，使用光刻技术以及蚀刻技术等来去除金属膜的一部分，由此形成被填埋于层间绝缘膜4的贯通孔的第一接触区5a以及第二接触区5b，并且在层间绝缘膜4上形成第一布线6a以及第二布线6b。此时，也可以还形成由金属膜的一部分构成的在图2中示出的修调用焊盘200。之后，通过cvd法等，在第一布线6a以及第二布线6b上沉积保护绝缘膜7。由此，图3以及图4中示出的第一实施方式所涉及的半导体装置的修调前的构造完成。
76.接着，实施修调工序。此处，参照图10的流程图来说明修调工序的详细内容。在步骤s1，对内部电路102的初始特性是否满足规定的阈值进行确认。在步骤s2，基于内部电路102的初始特性的确认结果，来决定是否需要进行修调。在内部电路102的初始特性满足规定的阈值、从而决定为不需要进行修调的情况下，转移到步骤s8来进入下一工序。另一方面，在步骤s2，在内部电路102的初始特性不满足规定的阈值、从而决定为需要进行修调的情况下，转移到步骤s3。
77.在步骤s3，实施熔断电阻3的修调。例如，从外部电源等经由修调用焊盘200及焊盘端子204施加作为电压pad的修调用电压，利用焦耳热将熔断电阻3的中央部熔断来形成空隙3a。熔断电阻3的端子间从短路状态变化为开路状态。
78.在步骤s4，确认将熔断电阻3修调后的内部电路102的特性值。在步骤s5，在内部电路102的特性值不满足阈值的情况下判定为是不合格品，转移到步骤s6将其排除。另一方面，在步骤s5，在内部电路102的特性值满足阈值的情况下判定为是合格品，转移到步骤s7，判定有无修调异常。
79.参照图11的流程图来说明步骤s7的有无修调异常的判定的详细内容。首先，在步骤s71，从外部电源等经由修调用焊盘200及焊盘端子204施加作为电压pad的比修调时的电压低的检查用电压，并测定焊盘端子204与接地端子203之间的电流，判定熔断电阻3的端子间是否为开路状态。在焊盘端子204与接地端子203之间有电流流动、从而判定为熔断电阻3的端子间不是开路状态的情况下，判定为是不合格品，转移到步骤s6将其排除。另一方面，在步骤s71，在焊盘端子204与接地端子203之间没有电流流动、从而判定为熔断电阻3的端子间为开路状态的情况下，转移到步骤s72。
80.在步骤s72，检测熔断电阻3的周边的潜在性损伤。具体地说，如图8所示，对基板端子205与焊盘端子204之间施加比修调用电压低的检查用电压，并测定基板端子205与焊盘端子204之间的漏电流，由此进行基板端子205与焊盘端子204之间的绝缘状态的试验。并且，如图9所示，对基板端子205与接地端子203之间施加电压，并测定基板端子205与接地端子203之间的漏电流，由此进行基板端子205与接地端子203之间的绝缘状态的试验。在基板端子205与焊盘端子204之间以及基板端子205与接地端子203之间均没有电流流动的情况
下，判定为半导体装置是合格品(正常)，转移到步骤s8，进入下一工序。
81.另一方面，在步骤s72，在基板端子205与焊盘端子204之间以及基板端子205与接地端子203之间的至少一方有电流流动的情况下，是场绝缘膜2出现裂缝等损伤导致熔断电阻3与半导体基板1发生短路，因此判定为半导体装置不合格(异常)，转移到步骤s6将其排除。
82.根据第一实施方式，在进行熔断电阻3的修调后，进行图8所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图9所示的基板端子205与接地端子203之间的绝缘状态的试验，由此，在由于修调而使熔断电阻3的周边受到潜在性损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
83.此外，对实施图8所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图9所示的基板端子205与接地端子203之间的绝缘状态的试验这两方的情况进行了说明，但也可以仅实施图8所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图9所示的基板端子205与接地端子203之间的绝缘状态的试验中的一方。
84.(第二实施方式)
85.<半导体装置>
86.第二实施方式所涉及的半导体装置与图4所示的第一实施方式所涉及的半导体装置的不同点在于，如图12所示，在层间绝缘膜4上还具备以与熔断电阻3的中央部重叠的方式设置的辅助布线6c。
87.辅助布线6c与设置在半导体基板1上的检查用焊盘206连接。在修调后的试验时对检查用焊盘206施加检查用的电位v1。辅助布线6c可以由与第一布线6a及第二布线6b相同的材料构成，也可以由与第一布线6a及第二布线6b不同的材料构成。第二实施方式所涉及的半导体装置的其它结构与图4所示的第一实施方式所涉及的半导体装置相同，因此省略重复的说明。
88.第二实施方式所涉及的半导体装置在熔断电阻3的修调后，能够与图8所示的第一实施方式所涉及的半导体装置的试验同样地，对基板端子205与焊盘端子204之间施加电压，来实施基板端子205与焊盘端子204之间的绝缘状态的试验。并且，能够与图9所示的第一实施方式所涉及的半导体装置的试验同样地，对基板端子205与接地端子203之间施加电压，来实施基板端子205与接地端子203之间的绝缘状态的试验。
89.并且，在第二实施方式所涉及的半导体装置中，在熔断电阻3的修调后，如图13所示，对接地端子203与检查用焊盘206之间施加电压，来进行接地端子203与检查用焊盘206之间的绝缘状态的试验。在接地端子203与检查用焊盘206之间没有电流流动的情况下，判定为第二实施方式所涉及的半导体装置是合格品(正常)。另一方面，在接地端子203与检查用焊盘206之间有电流流动的情况下，是接地端子203侧的层间绝缘膜4出现裂缝等损伤导致辅助布线6c与熔断电阻3发生短路，因此判定为第二实施方式所涉及的半导体装置是不合格品(异常)。
90.并且，如图14所示，对焊盘端子204与检查用焊盘206之间施加电压，来进行焊盘端子204与检查用焊盘206之间的绝缘状态的试验。在焊盘端子204与检查用焊盘206之间没有电流流动的情况下，判定为第二实施方式所涉及的半导体装置是合格品(正常)。另一方面，在焊盘端子204与检查用焊盘206之间有电流流动的情况下，是焊盘端子204侧的层间绝缘
膜4出现裂缝等损伤导致辅助布线6c与熔断电阻3发生短路，因此判定为第二实施方式所涉及的半导体装置是不合格品(异常)。
91.在第二实施方式所涉及的半导体装置的制造方法中，在形成图12所示的第一布线6a、第二布线6b的同时还形成辅助布线6c，并将辅助布线6c与检查用焊盘206连接。而且，在图11所示的修调异常判定的步骤s72中，除了实施基板端子205与焊盘端子204之间的绝缘状态的试验以及基板端子205与接地端子203之间的绝缘状态的试验外，还进一步实施图13所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图14所示的检查用焊盘206与接地端子203之间的绝缘状态的试验即可。
92.此外，在步骤s72中，也可以是，不是实施图13所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图14所示的检查用焊盘206与接地端子203之间的绝缘状态的试验这两方，而是仅实施图13所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图14所示的检查用焊盘206与接地端子203之间的绝缘状态的试验中的一方。另外，也可以不实施基板端子205与焊盘端子204之间的绝缘状态的试验以及基板端子205与接地端子203之间的绝缘状态的试验中的一方或者两方。
93.根据第二实施方式，在熔断电阻3的修调后，进行图13所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图14所示的检查用焊盘206与接地端子203之间的绝缘状态的试验，由此，在由于修调而使熔断电阻3的周边受到损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
94.(第三实施方式)
95.<半导体装置>
96.第三实施方式所涉及的半导体装置与图4所示的第一实施方式所涉及的半导体装置的不同点在于，如图15所示，使用第二导电型(p型)的半导体基板11。半导体基板11与被施加第三电位(接地电位)gnd的基板端子205连接。在半导体基板11的上部设置有第一导电型(n型)的半导体区12。n型的半导体区12被设置为包括熔断电阻3的正下的位置。
97.半导体区12与设置在半导体基板11上的检查用焊盘207连接。在修调后的试验时对检查用焊盘207施加检查用的电位v2。第三实施方式所涉及的半导体装置的其它结构与图4所示的第一实施方式所涉及的半导体装置相同，因此省略重复的说明。
98.在第三实施方式所涉及的半导体装置中，如图16所示，在熔断电阻3的修调后，对检查用焊盘207与接地端子203之间施加电压，来进行检查用焊盘207与接地端子203之间的绝缘状态的试验。在检查用焊盘207与接地端子203之间没有电流流动的情况下，判定为第三实施方式所涉及的半导体装置是合格品(正常)。一方，在检查用焊盘207与接地端子203之间有电流流动的情况下，是在接地端子203侧的场绝缘膜2出现裂缝等损伤导致熔断电阻3与半导体区12发生短路，因此判定为第三实施方式所涉及的半导体装置是不合格品(异常)。
99.并且，如图17所示，对焊盘端子204与检查用焊盘207之间施加电压，来进行焊盘端子204与检查用焊盘207之间的绝缘状态的试验。在焊盘端子204与检查用焊盘207之间没有电流流动的情况下，判定为第三实施方式所涉及的半导体装置是合格品(正常)。另一方面，在焊盘端子204与检查用焊盘207之间有电流流动的情况下，是焊盘端子204侧的场绝缘膜2出现裂缝等损伤导致熔断电阻3与半导体区12发生短路，因此判定为第三实施方式所涉及
的半导体装置是不合格品(异常)。
100.在第三实施方式所涉及的半导体装置的制造方法中，在图11所示的步骤s72中，实施图16所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图17所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验即可。
101.根据第三实施方式，在熔断电阻3的修调后，进行图16所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图17所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验，由此，在由于修调而使熔断电阻3的周边受到损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
102.此外，在第三实施方式中，对实施图16所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图17所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验这两方的情况进行了说明，但也可以仅实施图16所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图17所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验中的一方。
103.(第四实施方式)
104.<半导体装置>
105.第四实施方式所涉及的半导体装置与图2所示的第一实施方式所涉及的半导体装置的不同点在于，如图18所示，修调电路103是齐纳击穿修调电路。
106.修调电路103具有由齐纳击穿二极管d0构成的修调元件。齐纳击穿二极管d0的阴极侧与修调用焊盘200、保护电阻r1的一端分别连接。保护电阻r1的另一端与保护电阻r2的一端、输出端子202以及保护二极管d1的阴极侧连接。
107.保护电阻r2的另一端与被施加第一电位(电源电位)vdd的电源端子201连接。保护电阻r2的电阻值比保护电阻r1的电阻值高。也可以使用耗尽型(常开型)的mos晶体管来代替保护电阻r2。
108.齐纳击穿二极管d0的阳极侧与保护二极管d1的阳极侧及接地端子203连接。接地端子203被施加第二电位(接地电位)gnd。保护二极管d1由齐纳二极管构成。保护二极管d1的击穿电压vz例如为5v左右。
109.在齐纳击穿二极管d0的修调前，齐纳击穿二极管d0的阴极与阳极间为开路状态。从修调电路103的输出端子202输出l电平(例如0v)作为out输出值。在进行修调时，从修调用焊盘200施加修调用的电压，由此，利用雪崩电流在齐纳zap二极管d0的pn结处引起短路破坏，使齐纳击穿二极管d0的阴极与阳极间从开路状态变化为短路状态。从修调电路103的输出端子202输出的输出值out被逻辑反转，输出h电平(例如5v)。
110.图19示出在图18示出的齐纳击穿二极管d0的周边部的截面图。如图19所示，第四实施方式所涉及的半导体装置具备第一导电型(n型)的半导体基板21、设置于半导体基板21的上部的第二导电型(p型)的第一半导体区22、以及设置于第一半导体区22的上部的第一导电型(n

型)的第二半导体区23。由p型的第一半导体区22和n

型的第二半导体区23构成齐纳击穿二极管d0。
111.半导体基板21与被施加第三电位(基准电位)vcc(例如13v左右)的基板端子205连接。在半导体基板21上配置有绝缘膜(场绝缘膜)24。在场绝缘膜24上，以与第二半导体区23重叠的方式配置有第一布线26a。第一布线26a经由贯通场绝缘膜24的第一接触区25a来与
第二半导体区23电连接。第一布线26a与焊盘端子204连接。焊盘端子204与图18所示的修调用焊盘200连接，被施加电位pad。
112.在场绝缘膜24上，以与第一半导体区22重叠的方式配置有第二布线26b。第二布线26b经由贯通场绝缘膜24的第二接触区25b来与第一半导体区22电连接。第二布线26b与被施加接地电位gnd的接地端子203连接。在第一布线26a以及第二布线26b上配置有绝缘膜(层间绝缘膜)27。第四实施方式所涉及的半导体装置的其它结构与图4所示的第一实施方式所涉及的半导体装置相同，因此省略重复的说明。
113.如图20所示，在齐纳击穿二极管d0的修调时，从焊盘端子204对接地端子203施加修调用电压pad，齐纳击穿二极管d0的pn结由于雪崩电流而发生短路破坏，构成第一接触区25a以及第二接触区25b等的布线的金属28熔融而进入半导体基板21的表层部，齐纳击穿二极管d0的阳极与阴极间从开路状态变化为短路状态。在齐纳击穿二极管d0的修调后，从焊盘端子204对接地端子203施加作为电压pad的比修调用电压低的检查用电压，来确认齐纳击穿二极管d0的阳极与阴极间是否已成为短路状态。
114.然而，即使能够确认齐纳击穿二极管d0的阳极与阴极间已成为短路状态，也有时齐纳击穿二极管d0的周边受到了潜在性损伤。因此，在第四实施方式中，检测齐纳击穿二极管d0的周边的潜在性损伤。
115.如图21所示，在齐纳击穿二极管d0的修调后，对基板端子205与焊盘端子204之间施加电压，来进行基板端子205与焊盘端子204之间的绝缘状态的试验。在基板端子205与焊盘端子204之间没有电流流动的情况下，判定为第四实施方式所涉及的半导体装置是合格品(正常)。另一方面，在基板端子205与焊盘端子204之间有电流流动的情况下，是齐纳击穿二极管d0受到损伤而在基板端子205与焊盘端子204之间发生了短路，因此判定为第四实施方式所涉及的半导体装置是不合格品(异常)。
116.并且，如图22所示，在齐纳击穿二极管d0的修调后，对基板端子205与接地端子203之间施加电压，来进行基板端子205与接地端子203之间的绝缘状态的试验。在基板端子205与接地端子203之间没有电流流动的情况下，判定为第四实施方式所涉及的半导体装置是合格品(正常)。另一方面，在基板端子205与接地端子203之间有电流流动的情况下，是齐纳击穿二极管d0受到损伤而在基板端子205与接地端子203之间发生了短路，因此判定为第四实施方式所涉及的半导体装置是不合格品(异常)。
117.作为第四实施方式所涉及的半导体装置的制造方法，准备图19所示的n型的半导体基板21。然后，通过离子注入以及热处理等在半导体基板21形成p型的第一半导体区22以及n

型的第二半导体区23，由此形成齐纳击穿二极管d0。
118.之后，与第一实施方式同样地，在半导体基板21上形成场绝缘膜24。然后，在场绝缘膜24的贯通孔埋入第一接触区25a以及第二接触区25b，并且在场绝缘膜24上形成第一布线26a以及第二布线26b。之后，在第一布线26a以及第二布线26b上形成层间绝缘膜27。
119.而且，在图11所示的修调异常判定的步骤s72中，实施图21所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图22所示的基板端子205与接地端子203之间的绝缘状态的试验即可。第四实施方式所涉及的半导体装置的制造方法的其它过程与图10以及图11所示的第一实施方式所涉及的半导体装置的制造方法的过程相同。
120.根据第四实施方式，在齐纳击穿二极管d0的修调后，进行图21所示的基板端子205
与焊盘端子204之间的绝缘状态的试验以及图22所示的基板端子205与接地端子203之间的绝缘状态的试验，由此，在由于修调而使齐纳击穿二极管d0周边受到损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
121.此外，对实施图21所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图22所示的基板端子205与接地端子203之间的绝缘状态的试验这两方的情况进行了说明，但也可以仅实施图21所示的基板端子205与焊盘端子204之间的绝缘状态的试验以及图22所示的基板端子205与接地端子203之间的绝缘状态的试验中的一方。
122.(第五实施方式)
123.<半导体装置>
124.第五实施方式所涉及的半导体装置与图19所示的第四实施方式所涉及的半导体装置的不同点在于，如图23所示，还具备设置在场绝缘膜24上的辅助布线26c。
125.辅助布线26c以与第一半导体区22以及第二半导体区23的pn结附近重叠的方式设置。辅助布线26c与检查用焊盘206连接。在修调后的试验时，检查用焊盘206被施加检查用电位v1。辅助布线26c可以由与第一布线26a及第二布线26b相同的材料构成，也可以由与第一布线26a及第二布线26b不同的材料构成。第五实施方式所涉及的半导体装置的其它结构与图19所示的第四实施方式所涉及的半导体装置相同，因此省略重复的说明。
126.第五实施方式所涉及的半导体装置在齐纳击穿二极管d0的修调后，能够与图21所示的第四实施方式所涉及的半导体装置的试验同样地，对基板端子205与焊盘端子204之间施加电压，来实施基板端子205与焊盘端子204之间的绝缘状态的试验。并且，能够与图22所示的第四实施方式所涉及的半导体装置的试验同样地，对基板端子205与接地端子203之间施加电压，来实施基板端子205与接地端子203之间的绝缘状态的试验。
127.并且，在第五实施方式所涉及的半导体装置中，在齐纳击穿二极管d0的修调后，如图24所示，对接地端子203与检查用焊盘206之间施加电压，来进行接地端子203与检查用焊盘206之间的绝缘状态的试验。在接地端子203与检查用焊盘206之间没有电流流动的情况下，判定为第五实施方式所涉及的半导体装置是合格品(正常)。另一方面，在接地端子203与检查用焊盘206之间有电流流动的情况下，是场绝缘膜24受到损伤而使辅助布线26c与齐纳击穿二极管d0发生了短路，因此判定为第五实施方式所涉及的半导体装置是不合格品(异常)。
128.并且，如图25所示，对焊盘端子204与检查用焊盘206之间施加电压，来进行焊盘端子204与检查用焊盘206之间的绝缘状态的试验。在焊盘端子204与检查用焊盘206之间没有电流流动的情况下，判定为第五实施方式所涉及的半导体装置是合格品(正常)。另一方面，在焊盘端子204与检查用焊盘206之间有电流流动的情况下，是场绝缘膜24受到损伤而使辅助布线26c与齐纳击穿二极管d0发生了短路，因此判定为第五实施方式所涉及的半导体装置是不合格品(异常)。
129.在第五实施方式所涉及的半导体装置的制造方法中，在图11所示的步骤s72中，还进一步实施图24所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图25所示的检查用焊盘206与接地端子203之间的绝缘状态的试验即可。第五实施方式所涉及的半导体装置的制造方法的其它过程与第四实施方式所涉及的半导体装置的制造方法的过程相同。
130.根据第五实施方式，在齐纳击穿二极管d0的修调后，进行图24所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图25所示的检查用焊盘206与接地端子203之间的绝缘状态的试验，由此，在由于修调而使齐纳击穿二极管d0的周边受到损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
131.此外，在第五实施方式中，对实施图24所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图25所示的检查用焊盘206与接地端子203之间的绝缘状态的试验这两方的情况进行了说明，但也可以仅实施图24所示的检查用焊盘206与焊盘端子204之间的绝缘状态的试验以及图25所示的检查用焊盘206与接地端子203之间的绝缘状态的试验中的一方。并且，也可以不实施基板端子205与焊盘端子204之间的绝缘状态的试验以及基板端子205与接地端子203之间的绝缘状态的试验中的一方或者两方。
132.(第六实施方式)
133.<半导体装置>
134.第六实施方式所涉及的半导体装置与图19所示的第四实施方式所涉及的半导体装置的不同点在于，如图26所示，使用第二导电型(p型)的半导体基板31。在半导体基板31的上部具备第一导电型(n型)的第一半导体区32以及设置于第一半导体区32的上部的第二导电型(p

型)的第二半导体区33。由n型的第一半导体区32和p

型的第二半导体区33构成齐纳击穿二极管d0。
135.第一布线26a经由第一接触区25a来与第一半导体区32电连接。第二布线26b经由第二接触区25b来与第二半导体区33电连接。第一半导体区32与设置在半导体基板31上的检查用焊盘207连接。在修调后的试验时，检查用焊盘207被施加检查用电位v1。第六实施方式所涉及的半导体装置的其它结构与图19所示的第四实施方式所涉及的半导体装置相同，因此省略重复的说明。
136.在第六实施方式所涉及的半导体装置中，如图27所示，在齐纳击穿二极管d0的修调后，对检查用焊盘207与接地端子203之间施加电压，来进行检查用焊盘207与接地端子203之间的绝缘状态的试验。在检查用焊盘207与接地端子203之间没有电流流动的情况下，判定为第六实施方式所涉及的半导体装置是合格品(正常)。另一方面，在检查用焊盘207与接地端子203之间有电流流动的情况下，是齐纳击穿二极管d0的周边受到损伤而齐纳击穿二极管d0与第一半导体区32发生了短路，因此判定为第六实施方式所涉及的半导体装置是不合格品(异常)。
137.并且，如图28所示，对焊盘端子204与检查用焊盘207之间施加电压，来进行焊盘端子204与检查用焊盘207之间的绝缘状态的试验。在焊盘端子204与检查用焊盘207之间没有电流流动的情况下，判定为第六实施方式所涉及的半导体装置是合格品(正常)。另一方面，在焊盘端子204与检查用焊盘207之间有电流流动的情况下，是齐纳击穿二极管d0的周边受到损伤而齐纳击穿二极管d0与第一半导体区32发生了短路，因此判定为第六实施方式所涉及的半导体装置是不合格品(异常)。
138.在第六实施方式所涉及的半导体装置的制造方法中，在图11所示的步骤s72中，实施图27所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图28所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验即可。第六实施方式所涉及的半导体装置的制造方法的其它过程与第四实施方式所涉及的半导体装置的制造方法的过程相同。
139.根据第六实施方式，在齐纳击穿二极管d0的修调后，进行图27所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图28所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验，由此，在由于修调而使齐纳击穿二极管d0的周边受到损伤的情况下，能够在制造工序中的试验中进行排除，从而能够提高质量。
140.此外，在第六实施方式中，对实施图27所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图28所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验这两方的情况进行了说明，但也可以仅实施图27所示的检查用焊盘207与接地端子203之间的绝缘状态的试验以及图28所示的焊盘端子204与检查用焊盘207之间的绝缘状态的试验中的一方。
141.(其它实施方式)
142.如上所述，通过第一实施方式～第六实施方式对本发明进行了记载，但不应理解为构成本公开的一部分的论述以及附图用于限定本发明。根据本公开，本领域技术人员将明确各种替代实施方式、实施例以及应用技术。
143.例如，可以将第一实施方式～第六实施方式适当地进行组合。例如，在图15所示的第三实施方式中，可以与图12所示的第二实施方式同样地，在层间绝缘膜4上设置辅助布线，并将辅助布线与检查用焊盘连接。在该情况下，能够进行检查用焊盘与焊盘端子204之间的绝缘状态的试验以及检查用焊盘与接地端子203之间的绝缘状态的试验。
144.另外，在图26所示的第六实施方式中，可以与图23所示的第五实施方式同样地，在场绝缘膜24上设置辅助布线，并将辅助布线与检查用焊盘连接。在该情况下，能够进行检查用焊盘与焊盘端子204之间的绝缘状态的试验以及检查用焊盘与接地端子203之间的绝缘状态的试验。
145.另外，在第一实施方式～第三实施方式中，作为构成修调元件的熔断电阻3的修调方法，例示了通过对熔断电阻3的端子间施加电压来利用焦耳热进行熔断的情况，但也可以采用利用激光照射将熔断电阻切断的激光修调。
146.这样，只要理解了上述实施方式所公开的技术内容的宗旨，本领域技术人员就会明确本发明能够包含各种替代实施方式、实施例以及应用技术。另外，本发明包括将在上述的实施方式以及各变形例中说明的各结构任意地应用所得到的结构等在此没有记载的各种实施方式等，这是理所当然的。因而，本发明的技术范围仅由基于上述的例示性说明的适当的权利要求书所涉及的发明技术特征来决定。