半导体结构及其制备方法与流程

技术特征：
1.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底中形成有浅槽隔离结构，所述浅槽隔离结构于所述基底内隔离出若干个间隔排布的有源区；于所述基底上形成图形化掩膜结构；所述图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；进行刻蚀工艺，以使所述第一掩膜层的侧壁内凹；基于所述图形化掩膜结构对所述基底进行图形化处理，以于所述基底内形成暴露出所述有源区的位线接触孔；于所述位线接触孔中形成位线接触结构。2.根据权利要求1所述的制备方法，其特征在于，所述刻蚀工艺包括横向刻蚀工艺。3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀工艺的刻蚀气体至少包括氯气、溴化氢气体及六氟化硫气体中的一种。4.根据权利要求2所述的制备方法，其特征在于，所述刻蚀工艺的解离功率为300瓦～400瓦。5.根据权利要求1所述的制备方法，其特征在于，所述位线接触结构与所述第一掩膜层的材料均为多晶硅。6.根据权利要求1所述的制备方法，其特征在于，所述于所述基底上形成图形化掩膜结构的步骤包括：于所述基底上形成刻蚀停止层；于所述刻蚀停止层的上表面形成所述图形化掩膜结构。7.根据权利要求6所述的制备方法，其特征在于，所述刻蚀工艺刻蚀所述第一掩膜层的刻蚀速率与刻蚀所述刻蚀停止层的刻蚀速率的比值不小于15。8.根据权利要求6所述的制备方法，其特征在于，所述位线接触孔贯穿所述刻蚀停止层且延伸至所述有源区内。9.根据权利要求6所述的制备方法，其特征在于，所述于所述刻蚀停止层的上表面形成所述图形化掩膜结构的步骤包括：于所述刻蚀停止层的上表面依次形成第一掩膜材料层和第二掩膜材料层；于所述第二掩膜材料层上形成第一图形化掩膜层；基于所述第一图形化掩膜层对所述第二掩膜材料层进行图形化处理，以得到所述第二掩膜层；基于所述第二掩膜层对所述第一掩膜材料层进行图形化处理，以得到所述第一掩膜层。10.根据权利要求9所述的制备方法，其特征在于，采用干法刻蚀工艺基于所述第二掩膜层对所述第一掩膜材料层进行图形化处理，以得到所述第一掩膜层。11.根据权利要求10所述的制备方法，其特征在于，所述干法刻蚀工艺的解离功率为600瓦～700瓦，所述干法刻蚀工艺的偏压功率为200瓦～300瓦。12.根据权利要求11所述的制备方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括溴化氢气体、氦气和氧气。13.根据权利要求1所述的制备方法，其特征在于，所述第一掩膜层的材料为多晶硅，所
述第二掩膜层的材料为氧化硅，所述图形化掩膜结构还包括形成于所述第二掩膜层上的旋涂硬掩膜层；所述基于所述图形化掩膜结构对所述基底进行图形化处理，以于所述基底内形成暴露出所述有源区的位线接触孔，包括：去除旋涂硬掩膜层及部分所述第二掩膜层，以得到预设厚度的氧化硅层。14.根据权利要求13所述的制备方法，其特征在于，于所述位线接触孔中形成位线接触结构，包括：于所述基底上形成位线接触材料层，所述位线接触材料层填满所述位线接触孔且覆盖所述氧化硅层的上表面；刻蚀去除高于所述氧化硅层下表面的所述位线接触材料层，得到位线接触层；以所述氧化硅层为掩膜，对所述位线接触层进行离子注入，以形成掺杂的位线接触结构；去除所述氧化硅层。15.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1
‑
14所述的半导体结构的制备方法而得到。

技术总结
本发明涉及一种半导体结构及其制备方法，包括：提供基底，所述基底中形成有浅槽隔离结构，浅槽隔离结构于基底内隔离出若干个间隔排布的有源区；于基底上形成图形化掩膜结构；图形化掩膜结构包括自基底向上依次层叠的第一掩膜层及第二掩膜层；进行刻蚀工艺，以使第一掩膜层的侧壁内凹；基于图形化掩膜结构对基底进行图形化处理，以于基底内形成暴露出有源区的位线接触孔；于位线接触孔中形成位线接触结构。在形成构成位线接触结构的位线接触材料时，第一掩膜层的侧壁内凹延迟了位线接触材料在第一掩膜层位置的“封口”时间，使得位线接触材料(位线接触结构)中不会形成空洞或缝隙。材料(位线接触结构)中不会形成空洞或缝隙。材料(位线接触结构)中不会形成空洞或缝隙。


技术研发人员：刘浩
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.07.13
技术公布日：2021/10/19