使用来自先前迭代的准则配置迭代性错误校正参数的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及使用来自存储器子系统中的先前迭代的准则配置迭代性错误校正参数。


背景技术：

2.一种存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。


技术实现要素：

3.在一方面中，本申请案提供一种系统，其包括：存储器装置；和处理装置，其以操作方式与所述存储器装置耦合以执行包括以下操作的操作：从所述存储器装置读取感测字；在所述感测字的对应子集上执行多个奇偶校验方程式以确定多个奇偶校验方程式结果；使用所述多个奇偶校验方程式结果确定所述感测字的校正子；确定所述感测字的所述校正子是否满足码字准则；和响应于所述感测字的所述校正子不满足所述码字准则，执行迭代性低密度奇偶校验(ldpc)校正过程，其中所述ldpc校正过程中的第一迭代之后的至少一个迭代使用至少部分地基于前一迭代或部分迭代的准则。
4.在另一方面中，本申请案提供一种方法，其包括：读取感测字；在所述感测字的对应子集上执行多个奇偶校验方程式以确定多个奇偶校验方程式结果；使用所述多个奇偶校验方程式结果确定所述感测字的校正子；确定所述感测字的所述校正子是否满足码字准则；和响应于所述感测字的所述校正子不满足所述码字准则，执行迭代性低密度奇偶校验(ldpc)校正过程，其中所述ldpc校正过程中的第一迭代之后的至少一个迭代使用至少部分地基于前一迭代或部分迭代的准则。
5.在另一方面中，本申请案提供一种包括指令的非暂时性计算机可读存储媒体，所述指令当由处理装置执行时致使所述处理装置执行包括以下操作的操作：从存储器装置读取感测字；在所述感测字的对应子集上执行多个奇偶校验方程式以确定多个奇偶校验方程式结果；确定所述多个奇偶校验方程式结果是否指示所述感测字中的错误；和响应于所述奇偶校验方程式结果指示所述感测字中的错误：执行错误校正过程的第一迭代；和执行所述错误校正过程的一或多个后续迭代，其中所述一或多个后续迭代包括翻转所述感测字中的其中处于未满足状态的奇偶校验方程式结果的数目等于针对来自前一迭代或部分迭代的所述感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目的任何位。
附图说明
6.根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。
7.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
8.图2是根据本公开的一些实施例的使用来自先前迭代的准则配置迭代性错误校正参数的实例方法的流程图。
9.图3是说明根据本公开的一些实施例的用于配置迭代性错误校正参数的感测字校正子矩阵的图式。
10.图4是根据本公开的一些实施例的其中使用来自先前迭代的准则配置一或多个参数的迭代性错误校正过程的实例方法的流程图。
11.图5是说明根据本公开的一些实施例的用于在一或多个迭代之后配置迭代性错误校正参数的经更新感测字校正子矩阵的图式。
12.图6是根据本公开的一些实施例的在阈值数目个迭代之后使用可调整参数的迭代性错误校正的实例方法的流程图。
13.图7是根据本公开的一些实施例的其中在阈值数目个迭代之后调整一或多个参数的迭代性错误校正过程的实例方法的流程图。
14.图8是说明根据本公开的一些实施例的用于在一或多个迭代之后配置迭代性错误校正参数的经更新感测字校正子矩阵的图式。
15.图9是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
16.本公开的方面针对于使用来自存储器子系统中的先前迭代的准则配置迭代性错误校正参数。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
17.存储器子系统的实例是包含一或多个非易失性存储器装置和管理非易失性存储器装置的存储器子系统控制器的固态驱动器(ssd)。存储器子系统控制器可将数据编码成可存储于存储器装置处的格式。举例来说，可使用一类错误检测和校正码(ecc)(例如低密度奇偶校验(ldpc)码)来编码数据。ldpc码是容量逼近码，这意指存在允许将错误阈值设置为极接近于理论最大值的实际构造。此错误阈值定义数据错误的上限，借此可使丢失信息的概率尽可能地小。ldpc码可靠且高效，这使其可用于带宽受限的应用中。举例来说，写入到存储器装置的物理存储器单元的经编码数据可称为码字。从单元读取的可包含错误并且不同于码字的数据可称为感测字。感测字可包含用户数据、错误校正码、元数据或其它信息中的一或多个。
18.在执行错误校正码操作时，作为读取操作的部分，可将存储于存储装置上的经编码数据从存储器装置发射到存储器子系统控制器。存储器子系统控制器可执行将经编码数据解码成原始位序列的解码操作，所述原始位序列经编码以存储于存储器装置上。存储器子系统控制器接收的经解码数据的位数可归因于噪声、干扰、失真、位同步错误或来自媒体自身(固有和外在两者)的错误而翻转。举例来说，最初可存储为0的位可翻转为1，或反过来最初可存储为1的位可翻转为0。
19.常规存储器子系统执行尝试校正从存储器装置读取的感测字中的位翻转错误的错误校正码操作。举例来说，常规存储器子系统可对所存储的数据执行错误校正码操作以
检测和校正经编码数据中的错误。在许多情况下使用迭代过程解码数据。可解码数据阵列的片段以产生对应位(例如，感测字)串。
20.一般来说，常规存储器子系统的错误校正码能力是时间和资源密集型过程。错误校正过程使用数个奇偶校验方程式，每一奇偶校验方程式适用于感测字的位子集，所述奇偶校验方程式一起用以识别感测字中的位翻转错误。在常规错误校正过程的每一迭代中，可对感测字的每一位至少处理两次(例如，对整个感测字使用两个或更多个遍次)。举例来说，在第一遍次期间，存储器子系统控制器可识别与感测字的每一位相关联的能量并且识别与感测字的任一位相关联的最大能量。在一个实施例中，与给定位相关联的能量(在本文中也称为能级)可由与所述位相关联的数个未满足的奇偶校验方程式表示。在另一实施例中，能量可为数个未满足的奇偶校验方程式加当前位值与其原始值的xor。接着需要对感测字的每一位的第二遍次以将每一位的能量与所识别的最大能量进行比较。常规错误校正过程则可包含翻转那些具有匹配最大能量的能量的位，并且移动到过程的下一迭代。对感测字的每一位处理两次以便识别那些应在给定迭代中翻转的位的需求给常规错误校正过程增加额外时间和复杂性。
21.本公开的方面通过使用来自存储器子系统中的先前迭代或部分迭代的准则配置迭代性错误校正参数来解决以上和其它缺陷。在一个实施例中，存储器子系统控制器的奇偶校验组件从存储器子系统的存储器装置读取感测字并且在感测字的对应子集上执行数个奇偶校验方程式。在一个实施例中，奇偶校验方程式中的每一个对应于感测字的不同位子集，不过不同子集可共享一或多个位。每一奇偶校验方程式产生指示感测字的对应子集中设置为值
‘1’
的位数是偶数还是奇数的奇偶校验方程式结果。在一个实施例中，如果对应子集中的设置为值
‘1’
的位数是偶数，那么奇偶校验方程式结果称为处于满足状态(即，指示感测字的对应子集中不存在错误的状态)，且如果对应子集中的设置为值
‘1’
的位数是奇数，那么奇偶校验方程式结果称为处于未满足状态(即，指示感测字的对应子集中存在错误的状态)。由于感测字的任一位可以是多个不同子集的部分，因此所述位可促成多个奇偶校验方程式结果或与多个奇偶校验方程式结果相关联。在一个实施例中，奇偶校验组件逻辑上组合全部奇偶校验方程式结果以确定感测字的校正子。如果感测字的校正子不满足码字准则(例如，不指示全部奇偶校验方程式结果处于满足状态)，那么奇偶校验组件确定感测字中存在一或多个错误并且起始迭代性ldpc校正过程。一旦奇偶校验组件开始翻转感测字中的位，位序列便可称为经校正字。在一个实施例中，第一迭代之后的每一迭代或第一迭代之后的至少一个迭代使用至少部分地基于ldpc校正过程的前一迭代的一些准则。所述准则用于确定翻转经校正字的哪些位(即，从
‘1’
改变为
‘0’
或从
‘0’
改变为
‘1’
)并且可包含例如来自前一迭代(即，紧接在当前迭代之前执行的迭代)的经校正字的任一位的最大能量。奇偶校验组件可执行ldpc校正过程的多个迭代，直到经校正字的校正子满足码字准则，或直到达到阈值数目个迭代。
22.本公开的其它方面通过在阈值数目个迭代之后用可调整参数实施迭代性错误校正来解决以上和其它缺陷。在一个实施例中，存储器子系统控制器的奇偶校验组件从存储器子系统的存储器装置读取感测字并且在感测字的对应子集上执行数个奇偶校验方程式。每一奇偶校验方程式产生指示感测字的对应子集中设置为值
‘1’
的位数是偶数还是奇数的奇偶校验方程式结果。如果感测字的校正子不满足码字准则(例如，不指示全部奇偶校验方
程式结果处于满足状态)，那么奇偶校验组件确定感测字中存在一或多个错误并且在阈值数目个迭代之后用可调整参数起始迭代性ldpc校正过程。在一个实施例中，最初使用至少部分地基于ldpc校正过程的前一迭代的第一准则执行第一阈值数目个迭代(例如，比针对来自前一迭代的感测字或经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目小的数目)。对于在已达到第一阈值数目个迭代之后执行的任何迭代，ldpc校正过程可使用第二准则，所述第二准则也至少部分地基于ldpc校正过程的前一迭代，但可不同于第一准则。举例来说，第二准则可包含针对来自前一迭代的经校正字的任一位处于未满足状态的最大数目个奇偶校验方程式结果。奇偶校验组件可执行ldpc校正过程的多个迭代，直到经校正字的校正子满足码字准则，或直到达到第二阈值数目个迭代。下文描述奇偶校验组件和迭代性ldpc校正过程的额外细节。
23.通过使用来自先前迭代的准则或在阈值数目个迭代之后使用可调整参数配置迭代性错误校正参数，处理感测字的每一位的次数(即，对感测字的每一位的遍次的数目)可在错误校正过程中从两次或更多次减少到仅一次。举例来说，在单遍次期间，存储器子系统控制器可识别与感测字的每一位相关联的未被满足奇偶校验方程式结果的数目并且识别所述未被满足奇偶校验方程式的数目等于针对来自前一迭代的感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目所针对的感测字的任何位。在一个实施例中，存储器子系统控制器翻转那些位并且移动到过程的下一迭代而不必对感测字进行第二遍次。这减少奇偶校验和错误校正过程的时间和复杂性，进而释放存储器子系统控制器的资源来执行其它操作。另外，本文中所描述的技术可使得在较少迭代中完成错误校正并且使不可校正的错误减少。此外，虽然本文中在读取存储于存储器子系统中的数据的上下文中描述迭代性错误校正技术，但应了解这些相同技术还适用于其它实施方案。举例来说，在光通信系统中，可能需要验证接收到的数据是否匹配发射的数据。如果在所接收的数据中识别到错误，那么可应用本文中所描述的迭代性错误校正技术来校正那些错误。可在这些技术的任何数目个不同实施方案中实现类似于上文所描述的那些优点的优点。
24.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
25.存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外形dimm(so
‑
dimm)，以及各种类型的非易失性双列直插式存储器模块(nvdimm)。
26.计算系统100可以是计算装置，例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(iot)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置(例如，处理器)的计算装置。
27.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”通常是指组
件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
28.主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，nvdimm控制器)，和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。
29.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
30.存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
31.非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含(例如)二维nand(2d nand)和三维nand(3d nand)。
32.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(slc)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)和四层级单元(qlc)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分，和mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可进行分组以形成块。
33.虽然描述了非易失性存储器组件，例如3d交叉点非易失性存储器单元阵列和nand型快闪存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)
‑
mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器、电可擦除可编程只读存储器
(eeprom)。
34.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)，或其它合适的处理器。
35.存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。
36.在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
37.通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ecc)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(如，逻辑块地址(lba)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
38.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
39.在一些实施例中，存储器装置130包含与存储器子系统控制器115结合操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
40.在一个实施例中，存储器子系统110包含奇偶校验组件113，其可使用来自存储器子系统110中的先前迭代或部分迭代的准则配置迭代性错误校正参数。在一个实施例中，响应于从存储器装置130或140中的一个读取的感测字的校正子不满足码字准则(例如，奇偶校验方程式结果中的一或多个处于未满足状态)，奇偶校验组件可执行迭代性ldpc校正过程。在一个实施例中，奇偶校验组件113确定针对感测字的每一位处于未满足状态的奇偶校验方程式结果的数目，并且确定针对感测字的任一位处于未满足状态的奇偶校验方程式结
果的最大数目。如果当前迭代是迭代性ldpc校正过程的第一迭代，那么奇偶校验组件113可翻转感测字中的具有满足能量阈值条件(例如，大于或等于阈值能级)的能级(例如，处于未满足状态的奇偶校验方程式结果的阈值数目)的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。在一个实施例中，阈值能级等于感测字的任一位的最大能量(例如，处于未满足状态的奇偶校验方程式结果的最大数目)。如果当前迭代并非第一迭代，那么奇偶校验组件113可翻转感测字中的具有等于来自前一迭代的经校正字的任一位的最大能量的能量的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。奇偶校验组件113进一步确定在迭代性ldpc校正过程中执行的迭代数目是否满足迭代准则(例如，小于阈值迭代数目)，如果是，那么通过移动到下一迭代来继续ldpc校正过程。响应于执行的迭代数目不满足迭代准则(例如，满足或超过阈值迭代数目)，奇偶校验组件113可结束ldpc校正过程。因此，在第一迭代之后的至少一个迭代(例如，第一迭代之后的每一迭代)中，奇偶校验组件113使用至少部分地基于ldpc校正过程的前一迭代或部分迭代的准则。举例来说，第二次迭代可使用基于第一迭代的准则，第三迭代可使用基于第二次迭代的准则等。取决于实施例，给定位的能量可表示与所述位相关联的未被满足奇偶校验方程式的数目或未被满足奇偶校验方程式的数目加当前位值与其原始值的xor(例如，在第一迭代之前)。
41.在另一实施例中，奇偶校验组件113确定座的感测字的每一位处于未满足状态的奇偶校验方程式结果的数目，并且确定针对感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。如果当前迭代是迭代性ldpc校正过程的第一迭代之后的阈值数目个迭代中的一个(例如，是第一迭代之后的前3个或4个迭代中的一个)，那么奇偶校验组件113可翻转感测字或经校正字中的其中处于未满足状态的奇偶校验方程式结果的数目大于或等于比针对来自前一迭代的感测字或经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目小的数目的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。如果当前迭代是阈值迭代数目之后的迭代(例如，并非第一迭代之后的前3个或4个迭代中的一个)，那么奇偶校验组件113可翻转经校正字中的其中处于未满足状态的奇偶校验方程式结果的数目等于针对来自前一迭代的经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。奇偶校验组件113进一步确定迭代性ldpc校正过程中执行的迭代数目是否满足迭代准则(例如，小于阈值迭代数目)，如果是，那么通过移动到下一迭代来继续ldpc校正过程。响应于执行的迭代数目不满足迭代准则(例如，满足或超过阈值迭代数目)，奇偶校验组件113可结束ldpc校正过程。因此，在阈值数目个迭代之后，奇偶校验组件113可调整用于至少部分地基于ldpc校正过程的前一迭代确定是否翻转经校正字的给定位的准则。下文描述关于奇偶校验组件113的操作的另外细节。
42.图2是根据本公开的一些实施例的使用来自先前迭代的准则配置迭代性错误校正参数的实例方法的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的奇偶校验组件113执行方法200。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地
进行。另外，可在各种实施例中省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
43.在操作205处，处理逻辑从请求者接收从例如存储器装置130的存储器装置读取数据的请求。在一个实施例中，存储器子系统控制器115从主机系统120或从连接到存储器子系统110或存储器子系统110内的某一其它组件接收请求。所述请求可识别将从存储器子系统110的存储器装置130读取的数据。
44.在操作210处，处理逻辑从存储器装置130读取感测字。在一个实施例中，感测字包含表示在操作205处请求的数据的位序列。在一个实施例中，奇偶校验组件113识别存储器装置130中的存储有所请求的数据的物理地址，从存储器装置130读取感测字，并且在可执行奇偶校验和/或错误校正过程时将感测字暂时存储于缓冲器或其它存储方位中。在图3中示出实例感测字310。感测字310被说明为包含八个感测字位(即，swb0
‑
swb7)序列，不过应理解，这仅是用于说明性目的的实例。在其它实施例中，感测字可包含任何数目个位，例如数千位(例如，36k位)。
45.在操作215处，处理逻辑在感测字的对应子集上执行数个奇偶校验方程式。在一个实施例中，奇偶校验方程式中的每一个对应于感测字的不同位子集，不过不同子集可共享一或多个位。举例来说，在一个实施例中，子集可包含出自感测字中的36k位的40位。举例来说，可存在各自被配置成在40位的不同子集上操作的数千(例如，3k)奇偶校验方程式。每一奇偶校验方程式产生指示感测字的对应子集中设置为值
‘1’
的位数是偶数还是奇数的奇偶校验方程式结果。在一个实施例中，如果对应子集中设置为值
‘1’
的位数是偶数，那么奇偶校验方程式结果称为处于满足状态，且如果对应子集中的设置为值
‘1’
的位数是奇数，那么奇偶校验方程式结果称为处于未满足状态。在另一实施例中，这些值(即，逻辑状态)可反向。由于感测字的任一位可以是多个不同子集的部分，因此所述位可促成多个奇偶校验方程式结果或与多个奇偶校验方程式结果相关联。在一个实施例中，感测字的每一位是供奇偶校验方程式使用的相同数目个子集(例如，4个子集)的部分。
46.在操作220处，处理逻辑使用所确定的奇偶校验方程式结果确定感测字的校正子。在一个实施例中，奇偶校验组件113例如通过附加或串连奇偶校验方程式结果，逻辑上组合奇偶校验方程式结果以确定校正子。在图3中示出实例校正子320。校正子320被说明为包含八个校正子位(即，sb0
‑
sb7)序列，不过应理解，这仅是用于说明性目的的实例。在其它实施例中，校正子可包含任何数目个位，例如数千位(例如，3k位)。
47.图3是说明根据本公开的一些实施例的用于配置迭代性错误校正参数的感测字校正子矩阵300的框图。如上文所描述，感测字310包含从存储器装置读取的数个位，且校正子320包含表示奇偶校验方程式结果的数个位。在所说明实例中，存在各自对应于感测字310的不同位子集的八个奇偶校验方程式。举例来说，由sb0表示的第一子集包含swb0、swb1、swb2和swb4。由sb1表示的第二子集包含swb0、swb1、swb2和swb5。由sb2表示的第三子集包含swb0、swb1、swb2和swb6。存在由校正子320的每一位表示的额外子集。在矩阵300中，值
‘1’
可指示感测字310的给定位是由校正子320的位表示的子集的部分，而值
‘0’
可指示感测字310的位并非子集的部分。
48.在一个实施例中，奇偶校验方程式各自识别感测字310的是每一对应子集的部分的位的逻辑状态，将那些位加总在一起并且确定结果是偶数还是奇数。换句话说，每一奇偶
校验方程式确定感测字310的是对应子集的部分并且具有特定逻辑状态的位的数目是偶数还是奇数。举例来说，奇偶校验组件113可确定感测字310的对应子集中的设置为逻辑值
‘1’
的位数是偶数还是奇数。在一个实施例中，如果感测字310的对应子集中的设置为逻辑值
‘1’
的位数是偶数，那么奇偶校验方程式结果可为
‘0’
，这指示满足奇偶校验方程式。如果感测字310的对应子集中的设置为逻辑值
‘1’
的位数是奇数，那么奇偶校验方程式结果可为
‘1’
，这指示未满足奇偶校验方程式。校正子320的每一位表示这些奇偶校验方程式结果中的一个。因此，对于sb0，由于swb0设置为值
‘1’
，swb1设置为值
‘0’
，swb2设置为值
‘1’
，且swb4设置为值
‘0’
，因此对应子集中的感测字310的两个位设置为值
‘1’
。两个位是偶数，因此由sb0表示的奇偶校验方程式结果是
‘0’
，这指示满足对应奇偶校验方程式。对于sb2，举例来说，由于swb0设置为值
‘1’
，swb1设置为值
‘0’
，swb2设置为值
‘1’
，且swb6设置为值
‘1’
，因此对应子集中的感测字310中的三个位设置为值
‘1’
。三个位是奇数，因此由sb0表示的奇偶校验方程式结果是
‘1’
，这指示未满足对应奇偶校验方程式。
49.再次参考图2，在操作225处，处理逻辑确定感测字的校正子是否满足ldpc校验准则。在一个实施例中，奇偶校验组件113确定校正子中的全部奇偶校验方程式结果是否处于满足状态(例如，具有值
‘0’
)。在一个实施例中，如果校正子中的全部奇偶校验方程式结果处于满足状态，那么奇偶校验组件113确定校正子满足ldpc检验准则。相反地，如果校正子中的全部奇偶校验方程式结果不处于满足状态(例如，一或多个奇偶校验方程式结果具有值
‘1’
)，那么奇偶校验组件113确定校正子不满足ldpc检验准则。如果感测字的校正子确实满足码字准则，那么奇偶校验组件113确定感测字中不存在错误，并且在操作230处，将感测字作为所请求的数据返回给请求者。
50.然而，如果感测字的校正子不满足码字准则，那么奇偶校验组件113确定感测字中存在一或多个错误，并且在操作235处，执行迭代性ldpc校正过程。在一个实施例中，第一迭代之后的至少一个迭代使用至少部分地基于ldpc校正过程的前一迭代或部分迭代的准则。所述准则用于确定翻转经校正字的哪些位(即，从
‘1’
改变为
‘0’
或从
‘0’
改变为
‘1’
)，并且可包含例如针对来自前一完整迭代(即，紧接在当前迭代之前执行的迭代)的经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。在另一实施例中，准则可基于部分迭代。举例来说，如果完整迭代包含检验2000位，那么可从那些位中的仅1000个(即，迭代的一半)或某一其它分数(例如，三分之一、四分之一等)确定奇偶校验方程式结果的最大数目(或最大能量)。如果在当前迭代中，奇偶校验组件113已经检验组成完整迭代的位的特定分数，那么来自当前迭代的此部分迭代的位可用于准则。奇偶校验组件113可执行ldpc校正过程的多个迭代直到经校正字的校正子在操作225处满足码字准则，或直到达到阈值数目个迭代。下文关于图4描述迭代性ldpc校正过程的额外细节。
51.图4是根据本公开的一些实施例的其中使用来自先前迭代的准则配置一或多个参数的迭代性错误校正过程的实例方法的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的奇偶校验组件113执行方法400。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，可在各种实施例中省略一或多个过程。因此，在每个实施
例中并不需要所有过程。其它过程流程也是可能的。
52.在操作405处，处理逻辑确定感测字的校正子是否满足ldpc校验准则。如果感测字的校正子确实满足码字准则，那么在操作410处，处理逻辑确定感测字中不存在错误。然而，如果感测字的校正子不满足码字准则，那么奇偶校验组件113确定感测字中存在一或多个错误并且起始迭代性ldpc校正过程。迭代性ldpc校正过程可包含数个迭代，这从第一迭代开始并且继续一或多个后续迭代。
53.在操作415处，处理逻辑确定针对感测字的每一位处于未满足状态的奇偶校验方程式结果的数目。使用如上所述并且在图3中说明的实例，感测字310的swb0是对应于校正子320的sb0、sb1、sb2和sb3的子集的部分，感测字310的swb1是对应于校正子320的sb0、sb1、sb2和sb4的子集的部分，且感测字310的swb7是对应于校正子320的sb3、sb5、sb6和sb7的子集的部分。感测字310的额外位是由校正子320的每一位表示的不同子集的部分。对于swb0，由于sb0设置为值
‘0’
，sb1设置为值
‘0’
，sb2设置为值
‘1’
，且sb3设置为值
‘1’
，因此校正子320的两个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。对于swb1，由于sb0设置为值
‘0’
，sb1设置为值
‘0’
，sb2设置为值
‘1’
，且sb4设置为值
‘0’
，因此校正子320的一个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。对于swb7，由于sb3设置为值
‘1’
，sb5设置为值
‘1’
，sb6设置为值
‘0’
，且sb7设置为值
‘1’
，因此校正子320的三个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。在另一实施例中，处理逻辑确定感测字的每一位的能量。取决于实施例，给定位的能量可表示与所述位相关联的未被满足奇偶校验方程式的数目或未被满足奇偶校验方程式的数目加当前位值与其原始值的xor。
54.在操作420处，处理逻辑确定针对感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。由于swb0具有两个未被满足的奇偶校验方程式，swb1具有一个未被满足的奇偶校验方程式，且swb7具有三个未被满足的奇偶校验方程式，因此奇偶校验组件113可确定最大数目是当前迭代中的三个未被满足奇偶校验方程式。奇偶校验组件113可存储此最大数目的指示(例如，存储于本地存储器119中或存储器子系统110中的其它处)以供在后续迭代中使用。在另一实施例中，处理逻辑确定感测字的任一位的最大能量。
55.在操作425处，处理逻辑确定ldpc校正过程的当前迭代是否是第一迭代。如果当前迭代是第一迭代，那么在操作430处，处理逻辑翻转感测字中的其中处于未满足状态的奇偶校验方程式结果的数目(或能级)满足能量阈值条件的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。在一个实施例中，当能级大于或等于阈值能级时满足能量阈值条件。在一个实施例中，如在操作425处确定，阈值能级等于针对感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。因此，在以上实例中，奇偶校验组件113可将感测字310的swb7的值从
‘0’
翻转为
‘1’
并且翻转校正子320的sb3、sb5、sb6和sb7的值。在图5中说明所得矩阵500。如所说明，感测字510的swb7具有值
‘1’
，校正子520的sb3具有值
‘0’
，sb5具有值
‘0’
，sb6具有值
‘1’
，且sb7具有值
‘0’
。在操作430处翻转位后，处理逻辑即刻返回到操作405并且确定经更新校正子是否满足码字准则。
56.然而，如果处理逻辑在操作425处确定当前迭代并非第一迭代，那么在操作435处，处理逻辑翻转经校正字中的其中处于未满足状态的奇偶校验方程式结果的数目(或能量)大于或等于针对来自前一迭代的经校正字的任一位处于未满足状态的奇偶校验方程式结
果的最大数目(或最大能量)的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。在一个实施例中，如在操作420处所确定，奇偶校验组件113检验来自经校正字510的每一位的经更新校正子520的数个未被满足的奇偶校验方程式结果，并且将所述数个未被满足的奇偶校验方程式结果与来自前一迭代的最大数目(例如，3个)的未被满足奇偶校验方程式结果进行比较。奇偶校验组件113可翻转经校正字510中的任何所识别位。如果经校正字510中不存在此类所识别位，那么在当前迭代中不翻转位。
57.在操作440处，处理逻辑确定迭代性ldpc校正过程中执行的迭代数目是否满足迭代准则(例如，小于阈值迭代数目)。在一个实施例中，奇偶校验组件113维持在执行每一迭代之后递增的计数器。奇偶校验组件113可将计数器的值与阈值(例如，30)进行比较以确定是否满足迭代准则。如果迭代数目确实满足迭代准则，那么处理逻辑通过确定经更新校正子是否满足码字准则并且移动到下一迭代来继续ldpc校正过程。然而，如果执行的迭代数目不满足迭代准则(例如，迭代数目满足或超过阈值迭代数目)，那么奇偶校验组件113可在操作445处确定经校正字无法完全被校正并且结束ldpc校正过程。
58.图6是根据本公开的一些实施例的在阈值数目个迭代之后使用可调整参数的迭代性错误校正的实例方法的流程图。方法600可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的奇偶校验组件113执行方法600。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，可在各种实施例中省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
59.在操作605处，处理逻辑从请求者接收从例如存储器装置130的存储器装置读取数据的请求。在一个实施例中，存储器子系统控制器115从主机系统120或从连接到存储器子系统110或存储器子系统110内的某一其它组件接收请求。所述请求可识别将从存储器子系统110的存储器装置130读取的数据。
60.在操作610处，处理逻辑从存储器装置130读取感测字。在一个实施例中，感测字包含表示在操作205处请求的数据的位序列。在一个实施例中，奇偶校验组件113识别存储器装置130中的存储有所请求的数据的物理地址，从存储器装置130读取感测字，并且在可执行奇偶校验和/或错误校正过程时将感测字暂时存储于缓冲器或其它存储方位中。在图3中示出实例感测字310。感测字310被说明为包含八个感测字位(即，swb0
‑
swb7)序列，不过应理解，这仅是用于说明性目的的实例。在其它实施例中，感测字可包含任何数目个位，例如数千位(例如，36k位)。
61.在操作615处，处理逻辑在感测字的对应子集上执行数个奇偶校验方程式。在一个实施例中，奇偶校验方程式中的每一个对应于感测字的不同位子集，不过不同子集可共享一或多个位。举例来说，在一个实施例中，子集可包含出自感测字中的36k位的40位。举例来说，可存在各自被配置成在40位的不同子集上操作的数千(例如，3k)奇偶校验方程式。每一奇偶校验方程式产生指示感测字的对应子集中设置为值
‘1’
的位数是偶数还是奇数的奇偶校验方程式结果。在一个实施例中，如果对应子集中设置为值
‘1’
的位数是偶数，那么奇偶校验方程式结果称为处于满足状态，且如果对应子集中的设置为值
‘1’
的位数是奇数，那么
奇偶校验方程式结果称为处于未满足状态。在另一实施例中，这些值(即，逻辑状态)可反向。由于感测字的任一位可以是多个不同子集的部分，因此所述位可促成多个奇偶校验方程式结果或与多个奇偶校验方程式结果相关联。在一个实施例中，感测字的每一位是供奇偶校验方程式使用的相同数目个子集(例如，4个子集)的部分。
62.在操作620处，处理逻辑使用所确定的奇偶校验方程式结果确定感测字的校正子。在一个实施例中，奇偶校验组件113例如通过附加或串连奇偶校验方程式结果，逻辑上组合奇偶校验方程式结果以确定校正子。在图3中示出实例校正子320。校正子320被说明为包含八个校正子位(即，sb0
‑
sb7)序列，不过应理解，这仅是用于说明性目的的实例。在其它实施例中，校正子可包含任何数目个位，例如数千位(例如，3k位)。
63.在操作625处，处理逻辑确定感测字的校正子是否满足ldpc校验准则。在一个实施例中，奇偶校验组件113确定校正子中的全部奇偶校验方程式结果是否处于满足状态(例如，具有值
‘0’
)。在一个实施例中，如果校正子中的全部奇偶校验方程式结果处于满足状态，那么奇偶校验组件113确定校正子满足ldpc检验准则。相反地，如果校正子中的全部奇偶校验方程式结果不处于满足状态(例如，一或多个奇偶校验方程式结果具有值
‘1’
)，那么奇偶校验组件113确定校正子不满足ldpc检验准则。如果感测字的校正子确实满足码字准则，那么奇偶校验组件113确定感测字中不存在错误，并且在操作630处，将感测字作为所请求的数据返回给请求者。
64.然而，如果感测字的校正子不满足码字准则，那么奇偶校验组件113确定感测字中存在一或多个错误，并且在操作635处，执行迭代性ldpc校正过程。在一个实施例中，第一迭代之后的第一阈值数目个迭代的每一迭代使用至少部分地基于ldpc校正过程的前一迭代的第一准则。所述准则用于确定翻转经校正字的哪些位(即，从
‘1’
改变为
‘0’
或从
‘0’
改变为
‘1’
)，并且可包含例如比针对来自前一迭代(即，紧接在当前迭代之前执行的迭代)的经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目小的数目。对于在已达到第一阈值数目个迭代之后执行的任何迭代，ldpc校正过程可使用第二准则，所述第二准则也至少部分地基于ldpc校正过程的前一迭代，但可不同于第一准则。举例来说，第二准则可包含针对来自前一迭代的经校正字的任一位处于未满足状态的最大数目个奇偶校验方程式结果。
65.奇偶校验组件113可执行ldpc校正过程的多个迭代直到经校正字的校正子在操作225处满足码字准则，或直到达到第二阈值数目个迭代。下文关于图7描述迭代性ldpc校正过程的额外细节。
66.图7是根据本公开的一些实施例的其中在阈值数目个迭代之后调整一或多个参数的迭代性错误校正过程的实例方法的流程图。方法700可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，由图1的奇偶校验组件113执行方法700。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，可在各种实施例中省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
67.在操作705处，处理逻辑确定感测字的校正子是否满足ldpc校验准则。如果感测字
的校正子确实满足码字准则，那么在操作410处，处理逻辑确定感测字中不存在错误。然而，如果感测字的校正子不满足码字准则，那么奇偶校验组件113确定感测字中存在一或多个错误并且起始迭代性ldpc校正过程。迭代性ldpc校正过程可包含数个迭代，这从第一迭代开始并且继续一或多个后续迭代。
68.在操作715处，处理逻辑确定针对感测字的每一位处于未满足状态的奇偶校验方程式结果的数目。使用如上所述并且在图3中说明的实例，感测字310的swb0是对应于校正子320的sb0、sb1、sb2和sb3的子集的部分，感测字310的swb1是对应于校正子320的sb0、sb1、sb2和sb4的子集的部分，且感测字310的swb7是对应于校正子320的sb3、sb5、sb6和sb7的子集的部分。感测字310的额外位是由校正子320的每一位表示的不同子集的部分。对于swb0，由于sb0设置为值
‘0’
，sb1设置为值
‘0’
，sb2设置为值
‘1’
，且sb3设置为值
‘1’
，因此校正子320的两个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。对于swb1，由于sb0设置为值
‘0’
，sb1设置为值
‘0’
，sb2设置为值
‘1’
，且sb4设置为值
‘0’
，因此校正子320的一个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。对于swb7，由于sb3设置为值
‘1’
，sb5设置为值
‘1’
，sb6设置为值
‘0’
，且sb7设置为值
‘1’
，因此校正子320的三个位设置为值
‘1’
，指示处于未满足状态的对应奇偶校验方程式结果。在另一实施例中，处理逻辑确定感测字的每一位的能量。取决于实施例，给定位的能量可表示与所述位相关联的未被满足奇偶校验方程式的数目或未被满足奇偶校验方程式的数目加当前位值与其原始值的xor。
69.在操作720处，处理逻辑确定针对感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。由于swb0具有两个未被满足的奇偶校验方程式，swb1具有一个未被满足的奇偶校验方程式，且swb7具有三个未被满足的奇偶校验方程式，因此奇偶校验组件113可确定最大数目是当前迭代中的三个未被满足奇偶校验方程式。奇偶校验组件113可存储此最大数目的指示(例如，存储于本地存储器119中或存储器子系统110中的其它处)以供在后续迭代中使用。在另一实施例中，处理逻辑确定感测字的任一位的最大能量。
70.在操作725处，处理逻辑确定ldpc校正过程的当前迭代是否是第一迭代。如果当前迭代是第一迭代，那么在操作730处，处理逻辑翻转感测字中的其中处于未满足状态的奇偶校验方程式结果的数目(或能级)满足能量阈值条件的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。在一个实施例中，当能级大于或等于阈值能级时满足能量阈值条件。在一个实施例中，如在操作425处确定，阈值能级等于针对感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目。因此，在以上实例中，奇偶校验组件113可将感测字310的swb7的值从
‘0’
翻转为
‘1’
并且翻转校正子320的sb3、sb5、sb6和sb7的值。在图5中说明所得矩阵500。如所说明，感测字510的swb7具有值
‘1’
，校正子520的sb3具有值
‘0’
，sb5具有值
‘0’
，sb6具有值
‘1’
，且sb7具有值
‘0’
。在操作730处翻转位后，处理逻辑即刻返回到操作705并且确定经更新校正子是否满足码字准则。
71.然而，如果处理逻辑在操作725处确定当前迭代并非第一迭代，那么在操作735处，处理逻辑确定迭代性ldpc校正过程中执行的迭代的数目是否满足调整阈值准则(例如，小于调整阈值迭代数目)。在一个实施例中，奇偶校验组件113维持在执行每一迭代之后递增的计数器。奇偶校验组件113可将计数器的值与调整阈值(例如，3或4)进行比较以确定是否满足调整阈值准则。
72.如果迭代数目确实满足调整阈值准则，那么在操作740处，处理逻辑翻转感测字中的其中处于未满足状态的奇偶校验方程式结果的数目大于或等于比针对来自前一迭代的感测字的任一位处于未满足状态的奇偶校验方程式结果的最大数目(或阈值能级)小的数目的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。由于在操作720处确定的来自前一迭代的未被满足奇偶校验方程式的最大数目是三，因此奇偶校验组件可寻找感测字510的具有等于二(即，＝3
‑
1)的数个未被满足校验的任何位。因此，在以上实例中，奇偶校验组件113可将感测字510的swb6的值从
‘0’
翻转为
‘1’
并且翻转校正子520的sb2、sb3、sb4和sb6的值。在图8中说明所得矩阵800。如所说明，经校正字810的swb6具有值
‘0’
，校正子820的sb2具有值
‘0’
，sb3具有值
‘1’
，sb4具有值
‘1’
，且sb6具有值
‘0’
。在其它实施例中，可使用某一其它准则，例如比来自前一迭代的未被满足奇偶校验方程式的最大数目小二、小三等。在操作740处翻转位后，处理逻辑即刻返回到操作705并且确定经更新校正子是否满足码字准则。
73.然而，如果执行的迭代数目不满足调整阈值准则(例如，迭代数目满足或超过调整阈值迭代数目)，那么在操作745处，处理逻辑翻转经校正字中的其中处于未满足状态的奇偶校验方程式结果的数目(或能量)大于或等于针对来自前一迭代的经校正字的任一位处于未满足状态的奇偶校验方程式结果的最大数目(或最大能量)的任何位，并且翻转与那些位相关联的奇偶校验方程式结果中的每一个。
74.在操作750处，处理逻辑确定迭代性ldpc校正过程中执行的迭代数目是否满足迭代准则(例如，小于阈值迭代数目)。在一个实施例中，奇偶校验组件113维持在执行每一迭代之后递增的计数器。奇偶校验组件113可将计数器的值与阈值(例如，30)进行比较以确定是否满足迭代准则。如果迭代数目确实满足迭代准则，那么处理逻辑通过确定经更新校正子是否满足码字准则并且移动到下一迭代来继续ldpc校正过程。然而，如果执行的迭代数目不满足迭代准则(例如，迭代数目满足或超过阈值迭代数目)，那么奇偶校验组件113可在操作755处确定经校正字无法完全被校正并且结束ldpc校正过程。
75.图9说明计算机系统900的实例机器，可执行所述计算机系统900内的用于致使所述机器执行本文中所论述的方法中的任一种或多种方法的指令集。在一些实施例中，计算机系统900可对应于包含、耦合到或使用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器的操作(例如，执行操作系统以执行对应于图1的奇偶校验组件113的操作)的主机系统(例如，图1的主机系统120)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端
‑
服务器网络环境中的服务器或客户端机器的容量进行操作。
76.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂巢式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的一组指令的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
77.实例计算机系统900包含处理装置902、主存储器904(例如，只读存储器(rom)、闪存存储器、动态随机存取存储器(dram)例如同步dram(sdram)或rambus dram(rdram)等)、
静态存储器906(例如，闪存存储器、静态随机存取存储器(sram)等)，以及数据存储系统918，其经由总线930彼此通信。
78.处理装置902表示一个或多个通用处理装置，例如微处理器、中央处理单元等等。更特定来说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置902被配置成执行指令926以用于执行本文中所论述的操作和步骤。计算机系统900可另外包含网络接口装置908以在网络920上通信。
79.数据存储系统918可包含机器可读存储媒体924(也称为计算机可读媒体)，其上存储有一或多个指令集926或体现本文中所描述的方法或功能中的任一或多种的软件。指令926还可在由计算机系统900执行期间完全或至少部分地驻存在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。机器可读存储媒体924、数据存储系统918和/或主存储器904可对应于图1的存储器子系统110。
80.在一个实施例中，指令926包含实施对应于图1的奇偶校验组件113的功能性的指令。尽管在实例实施例中机器可读存储媒体924展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
81.已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
82.然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
83.本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、cd
‑
rom和磁性光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
84.本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中
所描述的本公开的教示内容。
85.本公开可提供为计算机程序产品或软件，其可包含在其上储存有可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
86.在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。