基于片上数字反馈自校准系统的真随机数发生器的制作方法

技术特征：
1.一种基于片上数字反馈自校准系统的真随机数发生器，其特征在于，包括噪声数字化电路、偏置判断电路、自校准逻辑电路及后处理电路；所述噪声数字化电路包括第一反向单元、第二反向单元、仲裁器、第一电容阵列及第二电容阵列；所述第一反向单元的输入端与所述第二反向单元的输入端相连接并作为信号输入端接收时钟信号；所述第一反向单元的输出端与所述仲裁器的第一输入端及所述第一电容阵列的一端相连接，所述第一电容阵列的另一端接地，所述第二反向单元的输出端与所述仲裁器的第二输入端及所述第二电容阵列的一端相连接，所述第二电容阵列的另一端接地，所述仲裁器的输出端用于输出初始随机数；所述噪声数字化电路用于将两路反相器链在输入所述时钟信号作用下产生的抖动和噪声的延迟差异输出为初始随机数；所述后处理电路的第一输入端连接所述仲裁器的输出端、其第二输入端连接所述信号输入端、其输出端用于输出增强随机数信号；所述后处理电路用于对所述初始随机数进行算法处理得到增强随机数信号并输出；所述偏置判断电路的第一输入端连接所述仲裁器的输出端、其第二输入端连接初始化信号输入端、其第一偏置输出端用于输出第一偏置信号、其第二偏置输出端用于输出第二偏置信号，所述偏置判断电路的第二输入端用于输入初始化信号；所述偏置判断电路用于对原始随机数进行检测判断偏置方向从而输出第一偏置信号及第二偏置信号；所述自校准逻辑电路的第一输入端及第二输入端均连接所述仲裁器的输出端、其第三输入端连接所述信号输入端、其第四信号输入端连接所述第二偏置输出端、其第五信号输入端连接所述第一偏置信号输出端；其第一控制输出端连接所述第一电容阵列的控制开关，通过输出第一控制信号控制接入所述第一反相单元的电容以补偿所述第一反相单元的额外延迟时间，其第二控制输出端连接所述第二电容阵列的控制开关，通过输出第二控制信号控制接入所述第二反相单元的电容以补偿所述第二反相单元的额外延迟时间，从而将所述第一反向单元及所述第二反向单元因工艺误差造成的延迟时间补偿至相等；所述自校准逻辑电路用于根据时钟信号及初始随机数对所述第一偏置信号及所述第二偏置信号进行校准得到第一控制信号及第二控制信号。2.根据权利要求1所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述第一反向单元及所述第二反向单元均由多个反相器进行串联组成。3.根据权利要求1所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述第一电容阵列及所述第二电容阵列均由数量相等的多个电容对组成，且所述第一电容阵列或所述第二电容阵列包含的电容对所对应的延迟时间依次成倍数增长。4.根据权利要求3所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述电容对均包含一个一端通过第一控制开关与所述第一反向单元的输出端相连接、另一端接地的第一电容，以及一个一端通过第二控制开关与所述第二反向单元的输出端相连接、另一端接地的第二电容；所述第一电容阵列的每一电容对中的第一电容尺寸依次增加，每一电容对中第二电容的尺寸均相等；所述第二电容阵列的每一电容对中第一电容的尺寸均相等，每一电容对中第二电容的尺寸依次增加。5.根据权利要求4所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在
于，所述第一电容阵列的每一电容对中的第一控制开关及第二控制开关均与所述第一控制输出端相连接，以接收所述第一控制输出端输入的第一控制信号并对所述第一电容阵列中每一电容对分别进行通断控制，从而控制所述第一电容阵列对所述第一反向单元及所述第二反向单元的额外延迟时间的补偿时长；所述第二电容阵列的每一电容对中的第一控制开关及第二控制开关均与所述第二控制输出端相连接，以接收所述第二控制输出端输入的第二控制信号并对所述第二电容阵列中每一电容对分别进行通断控制，从而控制所述第二电容阵列对所述第一反向单元及所述第二反向单元的额外延迟时间的补偿时长。6.根据权利要求3或4所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述电容对中的电容均为nmos晶体管的栅极电容。7.根据权利要求6所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述噪声数字化电路、所述偏置判断电路、所述自校准逻辑电路及所述后处理电路均采用互补型金属氧化物半导体工艺制作得到。8.根据权利要求1所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述偏置判断电路包括触发器、第一或非门及第二或非门；所述触发器的第一输入端连接所述仲裁器的输出端、其第二输入端连接所述初始化信号输入端、其第一输出端连接所述第一或非门的第一输入端、其第二输出端连接所述第二或非门的第二输入端；所述第一或非门的第二输入端与所述第二或非门的第一输入端相连接用于输入重置信号；所述第一或非门的输出端作为所述偏置判断电路的第一偏置输出端输出第一偏置信号，所述第二或非门的输出端作为所述偏置判断电路的第二偏置输出端输出第二偏置信号。9.根据权利要求1所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述自校准逻辑电路包括第一加减计数器、第二加减计数器、复位逻辑器、第三或非门及第四或非门；所述第一加减计数器的第一输入端连接所述仲裁器的输出端、其第二输入端连接所述信号输入端、其第三输入端与第一输出端之间串联设置所述复位逻辑器、其第四输出端连接所述第二加减计数器的第二输入端；所述第二加减计数器的第一输入端连接所述仲裁器的输出端、其第一输出端连接所述第三或非门的第二输入端、其第二输出端连接所述第四或非门的第一输入端；所述第三或非门的第一输入端连接所述第二偏置输出端、输出端连接所述第一电容阵列；所述第四或非门的第二输入端连接所述第一偏置输出端、输出端连接所述第二电容阵列。10.根据权利要求9所述的基于片上数字反馈自校准系统的真随机数发生器，其特征在于，所述第一加减计数器为四位加减计数器，所述第二加减计数器为十位加减计数器。

技术总结
本发明公开了基于片上数字反馈自校准系统的真随机数发生器，包括噪声数字化电路、偏置判断电路、自校准逻辑电路及后处理电路，噪声数字化电路用于将两路反相器链在输入时钟信号作用下产生的抖动和噪声的差异输出为初始随机数，后处理电路用于对初始随机数进行算法处理得到增强随机数信号并输出，偏置判断电路用于对原始随机数进行检测判断偏置方向从而输出第一偏置信号及第二偏置信号，自校准逻辑电路用于根据产生的第一偏置信号及第二偏置信号对两条反相器链因工艺误差而产生的信号延迟进行校准得到第一控制信号及第二控制信号。上述的真随机数发生器，可在输入电压大范围波动及温度大范围变化的情况下依然确保高随机性，大幅提高了可靠性。大幅提高了可靠性。大幅提高了可靠性。


技术研发人员：赵晓锦 郝嘉诚 梁胜权 罗逸安
受保护的技术使用者：深圳大学
技术研发日：2021.09.07
技术公布日：2021/10/23