三维超导量子比特和量子计算电路的制作方法

1.总体而言，本实用新型涉及量子计算技术。特别地，本实用新型涉及量子比特的硬件以及涉及两个或多个量子比特之间的耦合的形成。


背景技术：

2.在量子计算中，已经成为普遍的是使用术语“量子比特”来不仅指代信息的基本单位，而且还指代用于存储一个量子比特的信息的信息存储元件。作为示例，可以考虑具有一个或多个量子比特(即量子比特尺寸的信息存储元件)的超导存储电路。在这样的示例中，量子比特是非谐振荡器，例如传输子(transmon)，并且它可以耦合到附近的读出谐振器，用于促进读出存储在其中的量子比特的状态。
3.量子比特的物理实施不仅必须包括量子比特本身，而且还必须包括与其耦合的控制和读出电路。在撰写本说明书时，典型的超导量子比特及其读出和控制电路包括由在基材(例如，硅或蓝宝石)的表面上的超导材料制成的二维图案。制作多量子比特量子计算电路意味着跨越基材表面复制必要的超导结构。最终，随着量子比特数量的增加，某些限制开始适用。可能难以将如此大的量子计算电路装配在低温恒温器中，并且量子比特一起会耗散太大的功率，使得其超过了冷却芯片和维持长量子比特相干寿命需要的低温冷却功率。当统一的量子比特规格应该在跨越芯片的大面积适用时，制造过程也会产生限制。
4.对于能够将大量量子比特打包到小的物理空间中的结构解决方案和功能解决方案存在需求。


技术实现要素：

5.一个目的是提供多种方法，其中在量子计算电路中，能够使量子比特及其支持电路仅占据少量的电路区域。另一个目的是，在量子计算电路中，能够将大量的量子比特填塞到小的空间。
6.这些和另外的有利目的是通过使用三维结构实现的，其中量子比特和/或其支持电路的大部分占据的表面与通常由量子计算电路的基材限定的平面的取向明显不同。
7.根据第一方面，提供三维超导量子比特。它包括结构基部和超导图案，结构基部包括一种或多种绝缘材料，超导图案在所述结构基部的表面上。所述超导图案形成三维超导量子比特的至少电容部分和电感部分。所述结构基部的所述表面的第一表面限定第一平面，并且所述结构基部的所述表面的第二表面限定第二平面，所述第二平面与所述第一平面不同地取向。所述超导图案中的至少一个超导图案从所述第一表面延伸到所述第二表面。
8.根据一个实施例，所述结构基部包括平坦基材，所述平坦基材的基材表面具有与所述第一表面相同的取向。然后所述第二表面可以是延伸到所述平坦基材的主体中的沟槽的一个壁。所述沟槽由跨越沟槽的空隙而面对彼此的壁限定。然后所述至少一个超导图案可以至少部分地位于所述沟槽的壁上。这具有的优点是，可以将超导量子比特的三维性建
立到在基材主体内部的结构中。
9.根据一个实施例，所述基材表面的一部分由超导接地平面覆盖。然后所述超导接地平面可以继续延伸到所述沟槽的与所述第二表面不同的一个壁上，使得所述至少一个超导图案在所述第二表面上的部分和所述超导接地平面延延伸到所述沟槽的壁上的部分跨越所述沟槽的空隙而面对彼此。这具有的优点是，可以使用相互面对的图案来产生跨越沟槽的耦合，例如电容耦合。
10.根据一个实施例，三维超导量子比特的所述电感部分位于由所述基材表面限定的平面中。这具有的优点是，在制造过程中容易接近制造电感部分的位置。
11.根据一个实施例，三维超导量子比特的所述电感部分位于第一平面中，该第一平面平行于由所述基材表面限定的平面，但是位于所述沟槽的底部处。这具有的优点是，用于超导量子比特的其他部分的三维结构在电感部分的许多侧面处是容易获得的。
12.根据一个实施例，所述沟槽具有多个壁表面，所述壁表面限定一系列不同取向的平面，使得沟槽向基材表面敞开的孔口在基材表面中构成曲折的或锯齿形的图案。这具有的优点是，用于在沟槽的壁上形成图案的有效表面面积大。
13.根据一个实施例，所述曲折的或锯齿形的图案包括多个重复的前部段和后部段，使得沟槽被多个交错的突起限制，所述突起中的一组包括所述至少一个超导图案的一部分，而另一组包括所述超导接地平面的延伸的部分。这具有的优点是，具有用于跨越沟槽形成耦合的相对大的空间，而沟槽没有在基材面积上占据大的占地面积。
14.根据一个实施例，所述沟槽至少部分地填充有除所述基材以外的电介质填充材料。这具有的优点是，所述电介质填充材料可用于影响涉及的各种超导图案之间的耦合的性质和强度。
15.根据一个实施例，所述至少一个超导图案从所述沟槽的所述壁延伸到所述沟槽的底部上，在那里被所述电介质填充材料覆盖，并且导电或超导图案从所述基材表面延伸到所述电介质填充材料的顶部上。这具有的优点是，可以通过电介质材料形成电容耦合。
16.根据一个实施例，所述结构基部包括平坦基材，所述平坦基材的基材表面具有与所述第一表面相同的取向。然后所述结构基部可以包括从所述基材表面突出的绝缘材料块。所述第二表面可以是所述绝缘材料块的一个壁，使得所述至少一个超导图案至少部分地位于所述绝缘材料块的壁上。这具有的优点是，可非常容易地接近大量表面，用于形成超导量子比特的三维部分。
17.根据一个实施例，三维超导量子比特的所述电感部分位于由所述绝缘材料块的表面限定的平面中。这具有的优点是，在电感部分的制造期间，可相对容易地接近电感部分的位置。
18.根据一个实施例，所述绝缘材料块具有顶表面，该顶表面平行于基材表面但是从其移位，并且三维超导量子比特的所述电感部分位于所述顶表面上。这具有的优点是，在制造电感部分期间，可最容易地接近电感部分的位置。
19.根据一个实施例，三维超导量子比特的所述电容部分包括在所述绝缘材料块的至少两个相对的平行表面上的至少两个不同的超导图案。这具有的优点是，大部分绝缘材料可以在超导量子比特的内部耦合中起作用。
20.根据第二方面，提供一种量子计算电路，其包括至少一种上述类型的三维超导量
子比特。
21.根据一个实施例，所述结构基部包括平坦基材，所述平坦基材的基材表面具有与所述第一表面相同的取向。然后量子计算电路可以在所述基材表面上包括一个或多个超导轨迹。所述超导轨迹中的至少一个可具有与所述至少一个三维超导量子比特相邻的一个端部，用于形成到所述至少一个三维量子比特或来自所述至少一个三维量子比特的非电耦合。这具有的优点是，可以以易于制造的方式形成到超导量子比特的耦合，这在制备中具有很高的精度和可重复性。
22.根据一个实施例，所述第二表面是延伸到所述平坦基材的主体中的沟槽的一个壁，使得所述至少一个超导图案至少部分地位于所述沟槽的壁上。然后所述至少一个超导轨迹的所述端部可以延伸到所述沟槽的另一个壁上。这具有的优点是，相对大的表面面积可用于电路的该部分，而又不会在基材表面上保留大的占地面积。
23.根据第三方面，提供一种用于制造三维超导量子比特的方法。该方法包括提供一种或多种绝缘材料的结构基部，所述结构基部的表面至少限定第一平面和第二平面，所述第二平面与所述第一平面不同地取向。该方法还包括在结构基部的至少那些限定所述第一平面和所述第二平面的表面上沉积超导材料，所述超导材料以形成三维超导量子比特的至少电容部分和电感部分的超导图案沉积。使所述超导图案中的至少一个超导图案从限定所述第一平面的那个表面延伸到限定所述第二平面的那个另外的表面。
24.根据一个实施例，所述提供结构基部包括，在原本平坦的基材表面中形成沟槽，使得所述沟槽的一个壁成为限定所述第二平面的表面。这具有的优点是，可以将超导量子比特的三维性构建到基材主体内部的结构中。
25.根据一个实施例，所述提供结构基部包括，将绝缘材料块沉积在原本平坦的基材表面上，使得所述绝缘材料块的一个壁成为限定所述第二平面的表面。这具有的优点是，非常容易地接近大量表面，用于形成超导量子比特的三维部分。
26.根据一个实施例，超导材料的沉积包括使用各向异性沉积方法，例如电子束蒸发，以将所述超导材料作为非均匀层沉积在所述结构基部的表面上。这具有的优点是，可以在非水平表面上以显著的精度制造图案。
附图说明
27.附图示出本实用新型的实施例并且与说明书一起帮助解释本实用新型的原理，包括该附图以提供对本实用新型的进一步理解并构成本说明书的一部分。在图中：
28.图1示出现有技术中的一个超导量子比特；
29.图2示出现有技术中的具有相关联的读出谐振器和控制线的量子比特；
30.图3示出三维超导量子比特的示例；
31.图4示出可用于实施图3的量子比特的基材中的沟槽；
32.图5示出图3中示出类型的三维超导量子比特的四幅视图；
33.图6示出超导材料定向沉积的原理；
34.图7示出图3中示出类型的三维超导量子比特之间的耦合；
35.图8示出如何在小的空间中实施三维量子比特的电容部分的示例；
36.图9示出根据一个实施例的三维超导量子比特的四幅视图；
37.图10示出根据一个实施例的三维超导量子比特；
38.图11示出根据一个实施例的三维超导量子比特的两幅视图；
39.图12示出根据一个实施例的三维超导量子比特；
40.图13示出根据一个实施例的三维超导量子比特的两幅视图；
41.图14示出根据一个实施例的三维超导量子比特的两幅视图；
42.图15示出使用各向异性蚀刻的沟槽来实施谐振器；以及
43.图16示出根据一个实施例的三维超导量子比特的两幅视图。
具体实施方式
44.图1示出超导量子比特的示例，其由在基材的表面上精心设计的图案构成。该图呈现了从上方以倾斜的角度截取的量子比特的轴测图。基材材料是电介质，并且可以是例如硅或蓝宝石。图1中的阴影线示出了开口，其中基材表面是可见的。
45.基材表面的大面积被形成接地平面101的超导区域覆盖。接地平面101中的小开口(此处为正方形)的矩阵用于减少不希望的涡流的影响。相对大的加号状的或x状的图案102和接地平面101的相邻边缘一起形成量子比特的电容分量。量子比特的电感分量由在加号状的图案102的一个分支的一个端部与接地平面101之间的约瑟夫森结或结阵列或squid(参见附图标记103)形成。作为可由在基材的表面上的(超) 导电图案形成的其他电路元件的示例，示出了电容性耦合元件104和共面波导型的传输线105，该电容性耦合元件104围绕加号状的图案102的一个分支显现为叉状图案，共面波导型的传输线105用于将电容性耦合元件104耦合到量子计算电路的一些其他部分的目的。
46.图2是量子计算电路的一部分的俯视图，其中上述类型的量子比特201显现在该图的底部部分处。电容性耦合元件用于将量子比特201耦合至读出谐振器202，存在从该谐振器耦合至位于该图顶部处的传输线203的另外的耦合。另一条传输线204接近量子比特201的一部分，并且构成量子比特控制线。图2中的尺寸不是按比例的，其仅用于示出各种图案可以如何相对于彼此定位。
47.如果读出谐振器202的谐振频率在比方说3.5和7.5ghz之间，则在基材表面上必须为其保留的二维面积可以是例如一半mm2的数量级，如590
×
1000微米。如果量子比特201的电容分量的电容应为大约75飞法拉(femtofarads)，则在基材表面上必须为量子比特201保留的二维面积可以是例如340
×
340微米。量子计算电路必须具有多个量子比特，并且它们不能任意地靠近彼此放置，因为量子比特到量子比特之间的距离太短会引起不期望的串扰和量子态的纠缠。因此，利用图1和图2中示出的技术来制造多量子比特量子计算电路可能会导致表面面积需求过大，使得电路可能难以制造，并且难以冷却至用于其正确操作需要的低温温度。
48.尽管没有物理物体是真正的二维，但是习惯上将例如图1和图2中示出的那些的电路元件描述成二维的，因为它们的第三维(厚度)对其操作最多具有一些忽略不计的影响。但是，现在已经发现，通过使超导量子比特的至少一些部分(并且还可以是至少一些相邻电路元件的至少一些部分)真正地按结构成为三维的可以获得许多优势。
49.图3是根据一个实施例的三维超导量子比特的轴测图。它包括结构基部，在该实施例中，例如该结构基部是由例如硅或蓝宝石的绝缘材料制成的基材301。像之前的图 1，图3
仅示出基材的一部分，其中基材表面的可见(即，未被覆盖)部示出为阴影区域，如区域302。
50.也类似于之前图1中示出的实施例，在图3的实施例中，在结构基部的表面上存在超导图案。这些超导图案以随后在下文更详细描述的方式形成三维超导量子比特的至少电容部分和电感部分。
51.为了以下描述的目的，可以定义沟槽的概念。沟槽是指在基材的原本平坦的表面上有意制造的敞开的空腔。在本文中，可以假定描述的沟槽通常比它们的宽度要更深，其深度沿竖直方向、即垂直于基材表面的方向测量。沟槽与盲孔的不同在于，沟槽沿纵向方向跨越基材延伸。沟槽不必在所述纵向方向上是直的，而是其可以具有拐角、弯曲、弧形部等，使得纵向方向定义为在沟槽的两端之间的路径，或如果沟槽到基材表面的开口绘制一条闭合曲线，则纵向方向定义为循环通过沟槽的路径。沟槽可以包括分支，这意味着沟槽到基材表面的开口不需要由单个实线构成。
52.从基材表面到达沟槽底部的壁或侧表面可以基本上是竖直的(即，基本上垂直于基材表面)或它们可以成倾斜的角度。单个沟槽可具有竖直壁部和倾斜壁部。在沿纵向方向的任何点处，沟槽的空隙将两个相互面对的壁隔开。沟槽的宽度，即相互面对的壁之间的分隔距离，不必是恒定的，而是可以沿沟槽的纵向方向变化。通常在垂直于以上称为纵向方向的方向上测量沟槽的宽度。
53.作为与图1和图2的不同之处，在图3的实施例中存在结构基部或基材的多于一个的表面具有重要性。基材的平坦上表面可以被称为第一表面。在此讨论的三维几何形状中，它限定了第一平面。结构基部的另一个表面可以称为第二表面，并且限定了第二平面，该第二平面与第一平面不同地取向。涉及的超导图案中的至少一个从结构基部的第一表面延伸到第二表面。
54.更确切地，在图3的实施例中，结构基部包括基本平坦的基材，该基材的基本平坦的上表面具有以上称为第一表面的取向。第二表面是沟槽的一个壁，该壁延伸到平坦基材的主体中。超导图案中的至少一个至少部分地位于沟槽的壁上。
55.图4以虚线示出沟槽的一般形式。从基材表面上方看，在该实施例中，沟槽大致形成为具有正方形拐角的字母u。它延伸到平坦基材的主体中达一定深度。如果所有边缘都被认为是直的且尖锐的，则沟槽总共具有八个竖直壁。这些中的任何一个都可以定义为上面提到的“第二表面”，因为它们在与基材顶表面的取向不同的两组取向中限定了七个平面。限定“u”形臂的侧面的那四个表面彼此平行，并且限定“u”形臂的底部和“u”形臂的最末端的那三个表面彼此平行。如图4中最佳可见，可以通过下述评述来描述沟槽，即沟槽限定基材材料的具有矩形棱柱的大致形状的一部分，在其底部和一个(最右边的)面处邻接其余的基材材料。
56.图5在正交取向的平面图中示出图3中示出的类型的三维超导量子比特。在图5 的底部处是俯视图，示出从基材表面上方的三维超导量子比特。在顶行的中间是沿线 a
‑
a截取的截面侧视图。至于左侧和右侧分别是沿线b
‑
b和c
‑
c截取的两个截面端部视图。
57.基材表面的一部分被超导接地平面303覆盖。如图1，接地平面303可以至少部分地以开口被图案化，以减小涡流的影响，但是这些开口出于图形清晰的原因在图3和图5中未示出。接地平面303延伸到沟槽的至少一个壁上，如利用附图标记304示出的。
58.在棱柱状基材部的敞开的表面上具有超导图案，棱柱状基材部由沟槽限定；参见
附图标记305和501。这些属于三维超导量子比特的电容部分。图5中的截面侧视图示出棱柱状基材部的水平顶表面上的超导图案305如何延伸进入到棱柱状基材部的竖直的端表面上的超导图案501中。将所述竖直的端表面命名为结构基部的“第二”表面，可以说，至少一个超导图案在第二表面上的部分501和超导接地平面延伸到沟槽的壁上的部分304跨越沟槽的空隙面对彼此。
59.图3的三维超导量子比特的电感部分以附图标记306示出。这样，它可能类似于先前已知的二维超导量子比特的电感部分，并且包括例如约瑟夫森结、结阵列和/或 squid。在图5中，电感部分306更示意性地仅示出为方框，因为其更精确的外观在本讨论中没有意义。在图3和图5中示出的实施例中，三维超导量子比特的电感部分 306位于“第一”平面中，即位于由基材表面限定的平面中。
60.图3和图5中示出的其他电路元件是传输线307和309。它们还示出如何在传输线和三维超导量子比特之间形成耦合的两个示例。类似于图2，传输线307可以构成三维超导量子比特的读出谐振器的一部分。它延伸进入到部分309内，部分309位于与超导接地平面的部分304相同的沟槽的壁上。因此，该部分还跨越沟槽的空隙面对(量子比特的电容部分的)超导图案的部分501。因此，在三维超导量子比特和传输线307 之间建立了电容耦合。
61.同样类似于图2，传输线309可以构成量子比特控制线。其端部中的一个靠近基材表面上的三维超导量子比特，以便形成控制量子比特需要的适当耦合。
62.沟槽的尺寸的示例可以通过计算获得。在此，假定三维超导量子比特的电容部分中的超导图案305作为连续层延伸到棱柱状基材部的所有三个敞开的竖直侧面上，棱柱状基材部由沟槽限定。此外，接地平面303延伸到沟槽的所有三个竖直外壁上，因此三维超导量子比特的电容部分和接地平面在沟槽的所有三个部段中跨越沟槽的空隙面对彼此，并且因此形成一个平行板电容器。
63.对于平行板电容器的电容而言，一般公式为：
64.c＝ε0ε
r
a/d，
65.其中c表示电容，ε0是真空介电常数，ε
r
是相对介电常数(在此为1，因为当量子比特操作时介质是真空)，a是平行板的面积，以及d是其垂直距离。如果由沟槽限定的棱柱状基材部的每个侧面为300
×
300微米，则在沟槽宽度d＝32微米时可获得75飞法拉的电容。用于量子计算电路的标准基材具有的厚度为675微米，因此可以在其中形成300微米深的沟槽而没有问题。通过使沟槽更深和/或更窄，可以使量子比特占地面积(即，对于量子比特而言需要的基材表面的面积)小于300
×
300微米。
66.可以使用合适的方法来制造沟槽，如例如深反应离子蚀刻。沟槽壁上的超导图案可以通过合适的薄膜沉积方法来制造，例如原子层沉积(ald)。ald在其基本形式上是保形的，这意味着沟槽的底部以及应保持为裸露的侧壁的那些部分也将被沉积的超导材料覆盖。可以使用适当的各向异性蚀刻方法从不应保持的地方去除沉积的超导材料。ald的替代方案是使用各向异性薄膜沉积方法，如热蒸发或电子束蒸发，其在图 6中示意性地示出。通过把待沉积的材料流以倾斜的角度引导跨越沟槽，如由图6中的箭头示出的，可以确保仅沟槽的暴露的壁将被图案化。
67.图7示出包括多个三维超导量子比特的量子计算电路。如以上实施例中那样，量子计算电路的结构基部包括平坦的基材。基材表面具有以上提及的“第一”表面的取向。量子
计算电路在基材表面上包括一个或多个超导轨迹。超导轨迹中的至少一个具有与三维超导量子比特中的至少一个相邻的一个端部，用于形成到该量子比特或来自该量子比特的非电耦合。
68.在图7的实施例中，超导轨迹701、702和703类似于图3和图5中示出的传输线 307，并且它们可以用作图7中示出的三个量子比特的各个读出谐振器的一部分。超导轨迹704、705和706类似于图3和图5中示出的传输线308，并且它们可以用作图7 中示出的各个量子比特的控制线。超导轨迹707和708可以用于形成量子比特到量子比特的耦合。它们与超导轨迹701、702和703类似的是，相应的超导轨迹的一个端部延伸到沟槽的壁上，其跨越该沟槽的空隙面对超导图案，该超导图案又构成三维超导量子比特的电容组件的一部分。
69.图8示出根据一个实施例的三维超导量子比特。许多特征与图3和5中示出的那些特征相似，但是沟槽不同地形成。代替图3和图5中示出的相对简单的形式。在图8 中，沟槽具有多个壁表面，该多个壁表面限定了一系列不同取向的平面。换言之，沟槽向基材表面敞开的孔口在基材表面中构成曲折的或锯齿形(embattled)的图案801。这样，可以增加由在沟槽的竖直壁上相互面对的超导图案形成的平行板电容器的表面面积。
70.在图8中，该孔口的曲折的或锯齿形的图案具有特定的规则形状，沟槽在该孔口处向基材表面敞开。它包括多个重复的前部段和后部段，使得沟槽被多个交错的突起限制。这些突起中的一组，即在沟槽内部上的那些突起(例如，参见突起802)，包括在量子比特的电容部分中的超导图案的一部分。另一组，即，在沟槽外部上的那些突起(例如，参见突起803)，包括在周围基材表面上的超导接地平面的延伸的部分。
71.在如图8中示出的三维超导量子比特中，可用于平行板电容器的表面面积大约等于沿着曲折的或锯齿形的图案测得的总体的端到端长度乘以沟槽的深度。
72.在到目前为止讨论的实施例中，三维超导量子比特的电感部分已经基本上在由基材表面限定的平面中。这不是必需的，因为其他方式放置电感部分是可以的。图9示出三维超导量子比特，其中沟槽围绕基材材料的块901形成闭合曲线。在此称为“第一”平面的由沟槽的底部限定。该平面平行于由基材表面限定的平面，但是位于沟槽底部处，即从由基材表面限定的平面移位沟槽的深度。三维超导量子比特的电感部分位于所述第一平面中，如由方框902示意性示出。
73.在图9的实施例中，基材材料的块901的竖直表面全部被实施量子位的电容部分的超导材料覆盖。沟槽的竖直外表面，即，跨越沟槽的空隙面对基材材料的块901的所述竖直表面的那些外表面，全部由从基材表面上的接地平面延伸到其的超导电材料覆盖，除了可能的耦合元件之外，例如图9中的传输线903的向下延伸的端部之外。
74.与其中沟槽例如是如图3、图5和图7中的u形的那些实施例相比，如图9中示出的允许沟槽围绕基材材料的块形成闭合曲线具有的优势是，产生更多的表面面积用于实施电容部分。如果仍需要更多的表面面积，和/或如果将需要的表面面积填塞到基材表面上的较小的占地面积内，则可以组合图8和图9中示出的原理以给出图10的三维超导量子比特。在该组合的实施例中，三维超导量子比特的电感部分1001位于第一平面中，该第一平面平行于由基材表面限定的平面，但是位于所述沟槽的底部处，如图9中示出。沟槽具有多个壁表面，该多个壁表面限定了一系列不同取向的平面，使得沟槽向基材表面敞开的孔口构成基材表面中曲折的或锯齿形的图案，如图8中示出。
75.图11示出三维超导量子比特，该三维超导量子比特类似于图9的三维超导量子比特。作为区别，使量子比特的电感部分1101所在的沟槽的部分更大。如果量子比特的电感部分1101没有占据沟槽的该更大部分的底部处的所有可用面积，则可以使用其例如用于导电图案，例如在图11中用附图标记1102和1103示出的那些导电图案。设置沟槽的更宽部分(在该更宽部分的底部上形成有电感部分1101)具有的优势是，与沟槽部的尺寸仅刚好允许电感部分装配在其底部处相比，执行光刻或电感部分1101的其他制造方法的步骤可能更容易。
76.图12示出如何能够形成到三维超导量子比特或来自三维超导量子比特的多个非电耦合的示例，其中电感部分1201位于沟槽的底部处。图12中采用的图形化图示的方式是部分透明的，使得在面向观察者的区域中未示出基材的图案和表面面积。出于该原因，在图12中可以看到位于沟槽的底部处的电感部分1201。量子比特的电容部分包括在沟槽或开口的两个竖直表面上的超导材料，该超导材料延伸到基材表面上的翼片 (flap)1202和1203中。基材表面上的接地平面的一些部分可以在沟槽的其他竖直壁上延伸，如例如通过附图标记1204示出。多个耦合元件1205、1206、1207、1208、1209 和1210可能靠近包括在量子比特的电容部分中的超导材料的边缘。
77.图13示出根据一个实施例的三维超导量子比特。存在从基材表面延伸到基材主体中的两个沟槽。这些沟槽之一是右侧的沟槽1301，量子比特的电感部分1302位于该沟槽1301的底部上。另外的沟槽在图13中没有显现为空隙，因为其至少部分地填充有除了基材以外的电介质填充材料块1303，例如氧化铝。电介质材料块1303的顶表面的一小部分在俯视图中可见，如由附图标记1304示出。
78.导电或超导图案的一个末端1305从基材表面延伸到电介质填充材料块1303的顶表面上，该末端1305的主要部分位于基材表面上。与之相对，在填充有电介质材料块 1303的沟槽的底部处，是超导图案1306，该超导图案1306可以构成耦合器和/或属于超导量子比特的电容部分。该超导图案1306从一个竖直壁延伸到沟槽的底部上，在沟槽的底部被电介质填充材料覆盖。在其另外的端部处，它延伸到将两个沟槽分开的脊状部上方，一直向下到达另外的沟槽1301的底部，在该底部处它连接到量子比特的电感部分1302。
79.图13的结构具有的优势在于，可以利用电介质材料块1303的特性来定制耦合器和/或量子比特的电容部分的特性，图案1306是该耦合器和/或量子比特的电容部分的一部分。在替代实施例中，电感部分1302不一定需要在另一个沟槽1301的底部处，而是它可以在基材表面上。然而，另一个沟槽1301的使用具有的优势是，图案1306 跨过该另一个沟槽的空隙面对接地平面的竖直延伸的那些部分可以用于增加量子比特的电容部分的电容。
80.如图13中示出的结构例如可以通过以下制造：首先用合适的掩模材料遮掩该区域，然后使用反应离子蚀刻工艺来制造沟槽，然后如果需要的话添加另一个掩模层，使用电子束蒸发器沉积氧化铝或其他电介质材料，并且最后在适当的位置处(包括在先前沉积的氧化铝部分的顶部上)沉积正常金属和/或超导材料。
81.图14示出三维超导量子比特，其中沟槽1401的竖直壁用于读出谐振器的目的。沟槽1401的至少一个竖直壁包括接地平面的延伸1402，该接地平面的主要部分位于基材表面上。沟槽1401的另一个竖直壁包括超导图案1404的延伸1403，存在从该超导图案1404到另外的超导图案1405的另外的非电耦合，该另外的超导图案1405属于量子比特的电容部分。
该另外的超导图案1405连接到量子比特的电感部分1406，在本实施例中，该电感部分1406位于由基材表面限定的平面上，但是其也可以位于例如另一个沟槽中。
82.图14的实施例具有的优势是，与现有技术相比，可以在基材表面上以更小的占地面积实现三维超导量子比特的读出谐振器。这是因为读出谐振器至少部分地使用了“第二平面”，该“第二平面”不平行于基材表面而是构成例如沟槽的壁的表面。
83.图15将这一构思扩展到谐振器结构中，该结构在沟槽的壁上包括更精细的图案。图15是用竖直平面切成两半的基材的轴测图，使得沟槽1501的形状清晰可见。在此，沟槽1501的侧壁不是竖直的，而是相对于基材表面成倾斜的角度。基材表面上的传输线1502的端部延伸到沟槽1501的壁上，这形成了曲折的或锯齿形的图案1503。用于在沟槽壁上精确地形成图案(例如，图15的曲折的或锯齿形的图案1503)的方法和装置至少可以从弗劳恩霍夫微技术与微系统研究所imm，carl
‑
zeiss街道18
‑
20，美因茨 55129，德国(fraunhofer
‑
institut f
ü
r mikrotechnik und mikrosysteme imm，carl
‑
zeiss
‑
str. 18
‑
20，55129mainz,germany)获得。
84.图16示出根据一个实施例的三维超导量子比特，其中三维主要显现在基材表面上方，而不是如上述其他实施例中那样在其下方。在图16中，结构基部包括平坦基材1601，其例如可以是硅或蓝宝石。同样，可以说平坦基材1601的基材表面限定在此称为第一平面的取向。此外，结构基部包括从基材表面突出的绝缘材料块1602。绝缘材料块1602 例如可以是一块氧化铝。
85.在此称为第二表面的是绝缘材料块1602的一个壁。图16的上部分中的截面侧视图示出了至少部分地位于绝缘材料块1602的侧壁上的超导图案1603如何存在。在其一个(下)末端处，超导图案1603延伸到基材表面上，在此它形成了翼片状的贴片(参见附图标记1604)。在其另一个(上)末端处，超导图案1603延伸到绝缘材料块1602 的顶表面上，在此它形成了另一个翼片状的贴片(参见附图标记1605)。
86.在图16的实施例中，三维超导量子比特的电感部分1606位于由绝缘材料块1602 的表面(在此为顶表面)限定的平面中。顶表面平行于基材表面，但是从基材表面移位绝缘材料块1602的高度。
87.另外，在图16的实施例中，三维超导量子比特的电容部分包括在绝缘材料块1602 的至少两个相对的平行表面上的至少两个不同的超导图案。这些图案是上面提到的图案1603和主要位于绝缘材料块1602的相对的竖直侧表面上的另一个相似的图案1607。
88.在图16的下部分中示出的俯视图示出了基材表面上的耦合元件可以如何靠近电介质材料块1602的根部的示例，其中它们形成了到图16的三维超导量子比特和来自图 16的三维超导量子比特的非电耦合。
89.根据一个实施例的量子计算电路可以包括上述任意类型的一个或多个三维超导量子比特。在各种实施例中，可以在整个量子计算电路中使用相同类型的量子比特，或者在同一量子计算电路上可以存在各种三维超导量子比特的代表。
90.在许多情况下，三维超导量子比特的结构基部同时是整个量子计算电路或其至少重要部分的结构基部。结构基部可以包括平坦基材，该基材的基材表面具有在此称为第一表面的取向。然后量子计算电路可以在基材表面上包括一个或多个超导轨迹。这种超导轨迹中的至少一个可以具有与量子计算电路的三维超导量子比特相邻的一个端部，用于形成
进和/或出量子比特的非电耦合。在以上那些附图中的许多附图中可以看到超导轨迹的这种端部的示例，这些附图以俯视图或轴测图示出三维超导量子比特。
91.在一些实施例中，上面称为第二表面的是沟槽的一个壁，该沟槽延伸到平坦基材的主体中。在这种情况下，上述至少一个超导图案可以至少部分地位于这种沟槽的壁上。至少一个超导轨迹的用于形成进和/或出量子比特的非电耦合的端部可以延伸到量子计算电路中的这种沟槽的另一个壁上。
92.上面已经提到了用于制造三维超导量子比特的方法的一些可能步骤。通常，这种方法包括提供一种或多种绝缘材料的结构基部，例如硅或蓝宝石。这种结构基部的表面至少限定第一平面和第二平面，其中第二平面与所述第一平面不同地取向。为了使结构基部包括这种不同取向的表面，该方法可以包括例如在原本平坦的基材表面中形成沟槽，使得所述沟槽的一个壁成为限定第二平面的表面。另外地或可替代地，该方法可以包括将绝缘材料块沉积到原本平坦的基材表面上，使得所述绝缘材料块的一个壁成为限定所述第二平面的表面。
93.通常，该方法包括在结构基部的至少限定所述第一平面和所述第二平面的那些表面上沉积超导材料。超导材料以至少形成三维超导量子比特的电容部分和电感部分的超导图案沉积。使至少一个超导图案从限定所述第一平面的那个表面延伸至限定所述第二平面的那个另外的表面。
94.沉积超导材料的一种可能性可以包括使用各向异性沉积方法，例如电子束蒸发，以将所述超导材料作为非均匀层沉积在所述结构基部的表面上。
95.对上述示例实施例的添加和修改是可能的。如对于本领域技术人员而言所显而易见到的那样，已经单独描述的特征可以以多种方式组合。作为示例，上面参考图15描述的精确地图案化基材中的沟槽的壁的技术可以良好地用于增强先前参考图3和图5 描述的三维超导量子比特的相对简单的设计。