一种减少SRAM空间的TP芯片上电启动方法与流程

一种减少sram空间的tp芯片上电启动方法
技术领域
1.本发明涉及芯片的技术领域，尤其涉及一种减少sram空间的tp芯片上电启动方法。


背景技术：

2.在全球化的今天，电子产品的发展也是日新月异，不断涌现一个个很有创意且和人类生活息息相关的电子产品。随着人们对生活质量的要求逐渐提高，穿戴产品可以检测心率，血压等健康指数，所以穿戴市场是一个巨大的潜在市场，无论是终端厂商还是触控显示ic公司都将致力于穿戴市场产品的开发。
3.tp ic是智能穿戴设备的一个必要组成部分，而智能穿戴设备对tp ic的面积、功耗也越来要求越高。
4.对于小型的嵌入式应用soc芯片一般使用sram、外挂spi flash、eflash做为app的运行空间。
5.使用sram做为app空间时，需要额外的只读存储设备rom做为boot的运行空间，此时boot的主要作用是和外部host进行沟通把app文件通过外部接口下载到sram存储区中并对app进行校验；或者boot通过读取存有app文件的外挂spi flash的存储空间把app文件读取到sram存储区中对app进行校验。
6.使用eflash做为app运行空间时，传统方案的boot的运行空间可能分两种情况。第一个是需要额外的rom做为boot的运行空间；第二个是boot也是运行在eflash空间里。
7.当使用sram做为app运行空间时，此时boot区域是一个独立的区域，需要额外的rom存储设备，所以增加了ic的面积。且使用sram做为app的运行空间，容易受到esd的干扰，一旦sram中的数据被打esd打翻，不能通过复位来使整个系统，必须要重新上电。另外由于使用rom做为boot运行空间，boot需要在ic生产的时候就要加入到生产流程中去，所以不能修改。一旦后续芯片验证的时候发现错误，必须要重新流片才能修正错误，容错成本太高。
8.当使用eflash做为app运行空间时，传统方案的两种boot运行方式也各有缺点。第一种需要额外的rom做为boot运行空间时，此时boot区域是一个独立的区域，需要额外的rom存储设备，所以增加了ic的面积，另外由于使用rom做为boot运行空间，boot需要在ic生产的时候就要加入到生产流程中去，所以不能修改。一旦后续芯片验证的时候发现错误，必须要重新流片才能修正错误，容错成本太高。第二种boot也运行在eflash空间里面，boot的主要功能就是升级或者下载app文件到eflash空间，因为只有一个eflash接口，所以要同时满足cpu取指令和数据访问就需要eflash接口访问的切换，导致速度下降，而tp ic对第一帧报点时间是有要求的。


技术实现要素：

9.用于达到节省sram面积和降低功耗的目的，为此，本发明提出了一种减少sram空间的tp芯片上电启动方法，具体方案如下：
10.一种减少sram空间的tp芯片上电启动方法，包括以下步骤：
11.s1、定义一个寄存器位remap，由此位来进行地址的映射控制，在刚开始上电时remap＝0；
12.s2、ic内部模块将cpu复位，停止cpu运行并同时通过eflash_ctrl模块将eflash存储的boot程序搬运到dramb中，搬运完成后释放cpu复位；
13.s3、cpu开始运行boot且此时运行空间为dramb，而cpu的数据缓存空间是drama；
14.s4、当boot的功能完成以后，配置寄存器使remap＝1；当remap＝1时，cpu复位，使cpu重新运行，此时cpu的运行空间被映射到eflash(app的存储区域)，drama和dramb都做为数据缓存区域，根据ic发明的地址划分进行路由分配访问drama还是dramb。
15.本发明的有益效果在于：
16.(1)随着ic的集成度越来越高，全球对soc芯片的需求量也越来越大。被称为soc芯片的一个主要原因就是ic内部集成了cpu核，而cpu的意义在于可以运行app。对于小型的嵌入式应用soc芯片一般使用sram、eflash做为app的运行空间。无论使用哪种方式做为app的运行空间，都需要一个额外的存储空间运行系统的上电引导程序，一般被称为boot。本发明在ic上电的时候先利用ic内部模块将eflash的boot搬移到做为数据缓存空间的dram做为临时的boot运行空间。所以使boot运行空间和数据缓存空间进行了分时复用，达到了减少sram面积和降低功耗的目的。
17.(2)本发明使用eflash做为boot存储区域，当运行的时候使用ic内部模块将boot先临时搬运到数据缓存的dram区域，有效的解决了背景技术中传统方案的缺点。
附图说明
18.图1为remap＝0时内部逻辑框图。
19.图2为remap＝1时内部逻辑框图。
具体实施方式
20.一种减少sram空间的tp芯片上电启动方法，。包括以下步骤：
21.s1、定义一个寄存器位remap，由此位来进行地址的映射控制，在刚开始上电时remap＝0；
22.s2、ic内部模块将cpu复位，停止cpu运行并同时通过eflash_ctrl模块将eflash存储的boot程序搬运到dramb中，搬运完成后释放cpu复位；
23.s3、cpu开始运行boot且此时运行空间为dramb，而cpu的数据缓存空间是drama；
24.s4、当boot的功能完成以后，配置寄存器使remap＝1，如图1所示。当remap＝1时，cpu复位，使cpu重新运行，此时cpu的运行空间被映射到eflash(app的存储区域)，drama和dramb都做为数据缓存区域，根据ic发明的地址划分进行路由分配访问drama还是dramb，如图2所示。
25.从本发明中可以看到，cpu的数据缓存区域被分成drama和dramb。dramb在remap＝0的时候做为cpu的指令运行区域，而在remap＝1的时候做为cpu的数据缓存区域，进而达到了分时复用的目的。在进行drama和dramb的大小划分的时候，遵循drama和dramb加在一起的空间要满足在remap＝1阶段时数据缓存空间的需求，而dramb的空间大小要满足容得下
boot文件的大小。
26.所以通过本发明巧妙的设置解决了减少sram面积和降低功耗的目的，并且使用elash做为cpu运行空间的方案还增强了抗esd的能力。
27.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。


技术特征：
1.一种减少sram空间的tp芯片上电启动方法，其特征在于，包括以下步骤：s1、定义一个寄存器位remap，由此位来进行地址的映射控制，在刚开始上电时remap＝0；s2、ic内部模块将cpu复位，停止cpu运行并同时通过eflash_ctrl模块将eflash存储的boot程序搬运到dramb中，搬运完成后释放cpu复位；s3、cpu开始运行boot且此时运行空间为dramb，而cpu的数据缓存空间是drama；s4、当boot的功能完成以后，配置寄存器使remap＝1；当remap＝1时，cpu复位，使cpu重新运行，此时cpu的运行空间被映射到eflash，drama和dramb都做为数据缓存区域，根据ic发明的地址划分进行路由分配访问drama还是dramb。

技术总结
一种减少SRAM空间的TP芯片上电启动方法，包括以下步骤：S1、定义一个寄存器位REMAP，由此位来进行地址的映射控制，在刚开始上电时REMAP＝0；S2、IC内部模块将CPU复位，停止CPU运行并同时通过Eflash_Ctrl模块将Eflash存储的Boot程序搬运到Dramb中，搬运完成后释放CPU复位；S3、CPU开始运行Boot且此时运行空间为Dramb，而CPU的数据缓存空间是Drama；S4、当Boot的功能完成以后，配置寄存器使REMAP＝1；当REMAP＝1时，CPU复位，使CPU重新运行，此时CPU的运行空间被映射到Eflash，Drama和Dramb都做为数据缓存区域，根据IC发明的地址划分进行路由分配访问Drama还是Dramb。本发明达到了减少SRAM面积和降低功耗的目的。减少SRAM面积和降低功耗的目的。减少SRAM面积和降低功耗的目的。


技术研发人员：张金磊
受保护的技术使用者：合肥松豪电子科技有限公司
技术研发日：2021.06.24
技术公布日：2021/10/23