存储装置及其操作方法与流程

存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年4月13日提交的申请号为10-2020-0044875的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
3.本公开的各个实施例总体涉及一种电子装置，且更特别地，涉及一种存储装置和操作该存储装置的方法。


背景技术：

4.存储装置在诸如计算机或智能电话的主机装置的控制下存储数据。该存储装置可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置分为易失性存储器装置和非易失性存储器装置。
5.易失性存储器装置是仅在供电时存储数据而在供电中断时丢失所存储的数据的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(sram)和动态随机存取存储器(dram)。
6.非易失性存储器装置是即使在电源中断时也保持所存储的数据的存储器装置。非易失性存储器装置的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)和闪速存储器。


技术实现要素：

7.本公开的各个实施例涉及一种具有提高的垃圾收集性能的存储装置和操作该存储装置的方法。
8.本公开的实施例可以提供一种存储装置。该存储装置可以包括存储器装置和存储器控制器。存储器装置可以被配置为包括第一存储块和第二存储块。存储器控制器可以被配置为基于在第一存储块之中的牺牲块中存储的有效数据的量与参考值之间的比较结果，控制存储器装置使得将该第一存储块之中的牺牲块中存储的有效数据存储在第二存储块之中的目标块中。第一存储块中的每一个可以包括每个被配置为存储n个位的存储器单元，其中n是2或更大的自然数。第二存储块中的每一个可以包括每个被配置为存储m个位的存储器单元，其中m是小于n的自然数。
9.本公开的实施例可以提供一种操作存储装置的方法，该存储装置包括存储器装置和用于控制该存储器装置的存储器控制器。该方法可以包括基于牺牲块中存储的有效数据的量与参考值之间的比较结果，从第一存储块之中选择牺牲块，并且将牺牲块中存储的有效数据存储在第二存储块之中的目标块中。第一存储块中的每一个可以包括每个被配置为存储n个位的存储器单元，其中n是2或更大的自然数。第二存储块中的每一个可以包括每个被配置为存储m个位的存储器单元，其中m是小于n的自然数。
10.本公开的实施例可以提供一种存储器系统。该存储器系统可以包括存储器装置和
存储器控制器。存储器装置可以被配置为包括用户区域和预留空间(over-provisioning)区域。存储器控制器可以被配置为在用户区域的第一存储块之中确定有效页面计数小于参考值的牺牲块，并且将该牺牲块的数据移动到预留空间区域中的第二存储块之中的目标块中。用户区域和预留空间区域中的每一个可以包括一个或多个第一存储块和一个或多个第二存储块。每个第一存储块可以存储两位或更多位数据。每个第二存储块可以存储1位数据。
附图说明
11.图1是示出根据本公开的实施例的存储装置的示图。
12.图2是示出图1的存储器装置的结构的示图。
13.图3是示出图2的存储器单元阵列的示图。
14.图4a是示出根据本公开的实施例的垃圾收集的示图。
15.图4b是示出根据本公开的实施例的垃圾收集的示图。
16.图5是示出根据本公开的实施例的迁移的示图。
17.图6是示出诸如图1的存储器装置的实施例的示图。
18.图7是示出诸如图1的存储器控制器的配置和操作的示图。
19.图8是示出根据本公开的实施例的垃圾收集的流程图。
20.图9是示出根据本公开的实施例的垃圾收集的流程图。
21.图10是示出根据本公开的实施例的迁移的流程图。
22.图11是示出诸如图1的存储器控制器的实施例的示图。
23.图12是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
24.图13是示出应用了根据本公开的实施例的存储装置的固态驱动器(ssd)系统的框图。
25.图14是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
26.例示了本说明书或申请中引入的本公开的实施例中的特定结构或功能描述以描述根据本公开的实施例。本公开的实施例可以以各种形式来实施，并且不应被解释为限于说明书或申请中描述的实施例。
27.图1是示出根据本公开的实施例的存储装置的示图。
28.参照图1，存储装置50可以包括存储器装置100和存储器控制器200。存储装置50可在诸如移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、电视(tv)、平板电脑(pc)或者车载信息娱乐系统的主机300的控制下存储数据。
29.根据作为与主机300之间进行通信的方案的主机接口，存储装置50可以被制造为各种类型的存储装置中的任意一种。存储装置50可以被实施为诸如以下的各种类型的存储装置中的任意一种：固态驱动器(ssd)，诸如mmc、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)或微型mmc的多媒体卡，诸如sd、迷你-sd或微型-sd的安全数字卡，通用串行总线(usb)存储装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡型存储装置，外围组件互连(pci)卡型存储装置，高速pci(pci-e或pcie)卡型存储装置，紧凑型闪存(cf)卡，
智能媒体卡和记忆棒。
30.存储装置50可以被制造为各种类型的封装形式中的任意一种。例如，存储装置50可以被制造为诸如以下的各种种类的封装类型中的任意一种：堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。
31.每个存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制来操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。
32.存储器单元中的每一个可以被实施为能够存储一个数据位的单层单元(slc)、能够存储两个数据位的多层单元(mlc)、能够存储三个数据位的三层单元(tlc)或者能够存储四个数据位的四层单元(qlc)。在实施例中，存储器单元中的每一个可以能够存储五个或更多个数据位。
33.存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可包括多个页面。在实施例中，每个页面可以是用于将数据存储在存储器装置100中或读取存储器装置100中存储的数据的单位。
34.存储块可以是擦除数据的单位。在实施例中，存储器装置100可以采用许多可选形式，诸如但不限于：双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器装置、电阻式ram(rram)、相变存储器(pram)、磁阻ram(mram)、铁电ram(fram)或自旋转移扭矩ram(stt-ram)。在本公开中，为了便于描述，将基于作为nand闪速存储器的存储器装置100进行描述。
35.存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问存储器单元阵列中由该地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域执行由命令指示的操作。例如，存储器装置100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除由地址选择的区域中存储的数据。
36.在实施例中，存储器装置100可以包括第一存储块。第一存储块中的每一个可以包括每个存储n个位的存储器单元(其中n是2或更大的自然数)。存储器装置100可以包括第二存储块。第二存储块中的每一个可以包括每个存储m个位的存储器单元(其中m是小于n的自然数)。
37.存储器装置100可以包括用户区域和预留空间区域(over-provisioning area)，该用户区域存储由用户使用的数据，并且该预留空间区域是为了保持存储装置50的操作性能所需的保留区域。
38.在实施例中，用户区域可以包括一个或多个存储块。例如，用户区域可以包括一个或多个第一存储块。用户区域可以包括一个或多个第二存储块。用户区域可以包括一个或多个第一存储块以及一个或多个第二存储块。在实施例中，预留空间区域可以包括一个或多个存储块。例如，预留空间区域可以包括一个或多个第一存储块。预留空间区域可以包括
一个或多个第二存储块。预留空间区域可以包括一个或多个第一存储块以及一个或多个第二存储块。
39.在实施例中，垃圾收集可以是将牺牲块中存储的有效数据存储在目标块中的操作。可以从候选牺牲块之中选择牺牲块。牺牲块可以是候选牺牲块之中有效数据的量小于或等于参考值的存储块。可以从候选目标块之中选择目标块。目标块可以是候选目标块之中作为空闲块的存储块。
40.在实施例中，候选牺牲块可以是第一存储块，例如，用户区域的第一存储块。候选目标块可以是第二存储块，例如预留空间区域的第二存储块。在实施例中，可以将候选目标块的数量固定为设定值。在实施例中，候选目标块的数量可以根据存储装置50的操作环境而变化。
41.在实施例中，用户区域可以包括候选牺牲块，该候选牺牲块是用户区域中的第一存储块，并且预留空间区域可以包括候选目标块，该候选目标块是预留空间区域中的第二存储块。在实施例中，可以将预留空间区域中包括的候选目标块的数量固定为设定值。
42.存储器控制器200控制存储装置50的全部操作。
43.当向存储装置50施加电力时，存储器控制器200可运行固件(fw)。当存储器装置100是闪速存储器装置时，存储器控制器200可以运行诸如闪存转换层(ftl)的固件，用于控制主机300和存储器装置100之间的通信。
44.在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(lba)，并且可以将逻辑块地址转换为物理块地址(pba)，该物理块地址(pba)指示存储器装置100中包括的并且待存储数据的存储器单元的地址。
45.响应于从主机300接收的请求，存储器控制器200可以控制存储器装置100，使得执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供写入命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。
46.在实施例中，存储器控制器200可以不考虑来自主机300的请求而自主地生成命令、地址和数据，并且可以将它们传输到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以执行后台操作，例如用于耗损均衡的编程操作以及用于垃圾收集的编程操作。
47.在实施例中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以根据交错方案来控制存储器装置100以提高操作性能。交错方案可以是其中至少两个存储器装置100的操作时段彼此重叠的操作方式。
48.在实施例中，存储器控制器200可以包括垃圾收集控制器210和块管理器220。
49.垃圾收集控制器210可以将从第一存储块之中选择的存储块中存储的有效数据的量与参考值进行比较。垃圾收集控制器210可以基于有效数据的量与参考值之间的比较结果来控制存储器装置100，使得将所选择的存储块中存储的有效数据存储在第二存储块之中的目标块中。
50.目标块可以是例如预留空间区域的第二存储块的第二存储块之中作为空闲块的存储块。空闲块可以是未存储有效数据的存储块。空闲块可以是仅存储无效数据的存储块。
空闲块可以用作在被擦除之后存储数据的数据块。
51.在实施例中，垃圾收集控制器210可以从作为例如用户区域的第一存储块的第一存储块的候选牺牲块之中，选择有效数据的量小于或等于参考值的存储块作为牺牲块。在实施例中，参考值可以是一个第二存储块中存储的数据的量。参考值不限于本实施例。
52.在实施例中，垃圾收集控制器210可以从作为第二存储块的候选目标块之中将作为空闲块的存储块选择为目标块。
53.垃圾收集控制器210可以控制存储器装置100，使得将牺牲块中存储的有效数据存储在目标块中。
54.在实施例中，垃圾收集控制器210可以确定在作为第二存储块的候选目标块之中是否存在空闲块。当确定候选目标块之中不存在空闲块时，垃圾收集控制器210可以控制存储器装置100，使得将牺牲块中存储的有效数据存储在第一存储块之中除牺牲块之外的附加存储块中。此处，附加存储块可以是存储器装置100中的第一存储块之中的空闲块。
55.在实施例中，垃圾收集控制器210可以确定作为第二存储块的所有候选目标块是否都是数据块。每个数据块可以是存储有效数据的存储块。当确定所有候选目标块都是数据块时，垃圾收集控制器210可以控制存储器装置100，使得将牺牲块中存储的有效数据存储在第一存储块之中除牺牲块之外的附加存储块中。此处，附加存储块可以是存储器装置100中的第一存储块之中的空闲块。
56.在实施例中，垃圾收集控制器210可以确定在作为预留空间区域中的第二存储块的候选目标块之中是否存在空闲块。当确定候选目标块之中不存在空闲块时，垃圾收集控制器210可以控制存储器装置100，使得将牺牲块中存储的有效数据存储在用户区域中的第一存储块之中除牺牲块之外的附加存储块中。此处，附加存储块可以是用户区域中的第一存储块之中的空闲块。在实施例中，可以将预留空间区域中的候选目标块的数量固定为设定值。
57.稍后将参照图6详细描述用户区域和预留空间区域。
58.块管理器220可以存储牺牲块信息和目标块信息。
59.在实施例中，牺牲块信息可以是关于存储器装置100中的第一存储块之中有效数据量小于或等于参考值的牺牲块的信息。目标块信息可以是关于存储器装置100中的第二存储块之中作为空闲块的目标块的信息。
60.在实施例中，垃圾收集控制器210可以基于从块管理器220提供的牺牲块信息，从作为第一存储块的候选牺牲块之中选择牺牲块。候选牺牲块可以是存储有效数据的数据块。在实施例中，垃圾收集控制器210可以基于从块管理器220提供的目标块信息，从作为第二存储块的候选目标块之中选择目标块。目标块可以是空闲块。
61.主机300可以使用各种通信方法中的至少一种与存储装置50通信，诸如但不限于：通用串行总线(usb)、串行at附件(sata)、串列scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)和减小负载的dimm(lrdimm)通信方法。
62.图2是示出图1的存储器装置的结构的示图。
63.参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑
130。外围电路120可以包括地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。
64.存储器单元阵列110包括多个存储块blk1至blkz。多个存储块blk1至blkz通过行线rl联接到地址解码器121。存储块blk1至blkz通过位线bl1至blm联接到读取和写入电路123。存储块blk1至blkz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。将多个存储器单元之中联接到相同字线的存储器单元定义为一个物理页面。换言之，存储器单元阵列110可包括多个物理页面。在本公开的实施例中，存储器单元阵列110中的存储块blk1至blkz中的每一个可以包括多个虚设单元。对于虚设单元，一个或多个虚设单元可以串联联接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
65.存储器装置100的存储器单元中的每一个可以被实施为能够存储一个数据位的单层单元(slc)，能够存储两个数据位的多层单元(mlc)，能够存储三个数据位的三层单元(tlc)，或能够存储四个数据位的四层单元(qlc)。在实施例中，存储器单元中的每一个可以能够存储五个或更多个数据位。
66.外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，以执行编程操作、读取操作和擦除操作。
67.地址解码器121通过行线rl联接到存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例，字线可以包括正常字线和虚设字线。根据本公开的实施例，行线rl可以进一步包括管道选择线。
68.地址解码器121可以在控制逻辑130的控制下进行操作。地址解码器121从控制逻辑130接收地址addr。
69.地址解码器121可以对所接收的地址addr之中的块地址进行解码。地址解码器121可以根据经解码的块地址选择存储块blk1至blkz中的至少一个。地址解码器121可以对所接收的地址addr之中的行地址进行解码。地址解码器121可以根据经解码的行地址选择所选择的存储块的字线中的至少一个。地址解码器121可以将从电压生成器122提供的操作电压vop施加到所选择的字线。
70.在编程操作期间，地址解码器121可以将编程电压施加到所选择的字线，并且将电平低于该编程电压的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择的字线，并且将电平高于该验证电压的验证通过电压施加到未选择的字线。
71.在读取操作期间，地址解码器121可以将读取电压施加到所选择的字线，并且将电平高于该读取电压的读取通过电压施加到未选择的字线。
72.根据本公开的实施例，基于存储块来执行对存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址addr包括块地址。地址解码器121可以对该块地址进行解码，并且根据经解码的块地址来选择至少一个存储块。在擦除操作期间，地址解码器121可以将接地电压施加到与所选择的存储块联接的字线。
73.根据本公开的实施例，地址解码器121可以对所接收到的地址addr之中的列地址进行解码。可以将经解码的列地址传送到读取和写入电路123。在实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
74.电压生成器122可以使用供应给存储器装置100的外部电源电压来生成多个操作电压vop。电压生成器122可以在控制逻辑130的控制下进行操作。
75.在实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压用作存储器装置100的操作电压。
76.在实施例中，电压生成器122可以使用外部电源电压或内部电源电压来生成多个操作电压vop。电压生成器122可以生成存储器装置100所需的各种电压。例如，电压生成器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个取消选择读取电压。
77.电压生成器122可以包括多个泵浦电容器(pumping capacitors)，用于接收内部电源电压以生成具有各种电压电平的多个操作电压vop，并且可以通过在控制逻辑130的控制下选择性地启用多个泵浦电容器来生成多个操作电压vop。
78.可以通过地址解码器121将所生成的操作电压vop供应到存储器单元阵列110。
79.读取和写入电路123包括第一至第m页面缓冲器pb1至pbm。第一至第m页面缓冲器pb1至pbm分别通过第一至第m位线bl1至blm联接到存储器单元阵列110。第一至第m页面缓冲器pb1至pbm在控制逻辑130的控制下进行操作。
80.第一至第m页面缓冲器pb1至pbm执行与数据输入/输出电路124的数据通信。在编程操作期间，第一至第m页面缓冲器pb1至pbm通过数据输入/输出电路124和数据线dl接收待存储的数据data。
81.在编程操作期间，当编程电压被施加到所选择的字线时，第一至第m页面缓冲器pb1至pbm可以通过位线bl1至blm将通过数据输入/输出电路124接收的待存储的数据data传送到所选择的存储器单元。基于所接收的数据data对所选择的页面中的存储器单元进行编程。联接到施加编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。联接到施加编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以保持。在编程验证操作期间，第一至第m页面缓冲器pb1至pbm通过位线bl1至blm从所选择的存储器单元中读取所选择的存储器单元中存储的数据data。
82.在读取操作期间，读取和写入电路123可以通过位线bl从所选择的页面中的存储器单元中读取数据data，并且可以将所读取的数据data存储在第一至第m页面缓冲器pb1至pbm中。
83.在擦除操作期间，读取和写入电路123可以允许位线bl浮置。在实施例中，读取和写入电路123可以包括列选择电路。
84.数据输入/输出电路124通过数据线dl联接到第一至第m页面缓冲器pb1至pbm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
85.数据输入/输出电路124可以包括接收输入数据data的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(例如，图1的存储器控制器200)接收待存储的数据data。在读取操作期间，数据输入/输出电路124将从读取和写入电路123中的第一至第m页面缓冲器pb1至pbm接收的数据data输出到外部控制器。
86.在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的使能位信号vrybit来生成参考电流，并且可以通过将从读取和写入电路123接收的感测电压vpb与由参考电流生成的参考电压进行比较来向控制逻辑130输出通过信号或失败信号。
87.控制逻辑130可以联接到地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器装置100的全部操作。控制逻辑130可以响应于从外部装置传输的命令cmd而操作。
88.控制逻辑130可以响应于命令cmd和地址addr通过生成各种类型的信号来控制外围电路120。例如，响应于命令cmd和地址addr，控制逻辑130可以生成操作信号opsig、地址addr、读取和写入电路控制信号pbsignals和使能位信号vrybit。控制逻辑130可以将操作信号opsig输出到电压生成器122，将地址addr输出到地址解码器121，将页面缓冲器控制信号pbsignals输出到读取和写入电路123，并且将使能位信号vrybit输出到感测电路125。此外，控制逻辑130可以响应于从感测电路125输出的通过或失败信号pass或fail来确定验证操作是已通过还是已失败。
89.图3是示出图2的存储器单元阵列的示图。
90.参照图3，存储器单元阵列110的第一至第z存储块blk1至blkz共同联接到第一至第m位线bl1至blm。在图3中，作为示例，示出多个存储块blk1至blkz之中的第一存储块blk1中的元件，并且省略了对剩余存储块blk2至blkz中的每一个中的元件的示出。将理解的是，剩余存储块blk2至blkz中的每一个具有与第一存储块blk1相同的配置。
91.存储块blk1可以包括多个单元串cs1_1至cs1_m(其中m是正整数)。第一至第m单元串cs1_1至cs1_m分别联接到第一至第m位线bl1至blm。第一至第m单元串cs1_1至cs1_m中的每一个可以包括漏极选择晶体管dst、彼此串联联接的多个存储器单元mc1至mcn(其中n是正整数)以及源极选择晶体管sst。
92.第一至第m单元串cs1_1至cs1_m的每一个中的漏极选择晶体管dst的栅极端子联接到漏极选择线dsl1。第一至第m单元串cs1_1至cs1_m中的每一个中的第一至第n存储器单元mc1至mcn的栅极端子分别联接到第一至第n字线wl1至wln。第一单元串cs1_1至第m单元串cs1_m中的每一个中的源极选择晶体管sst的栅极端子联接到源极选择线ssl1。
93.作为示例，将基于多个单元串cs1_1至cs1_m之中的第一单元串cs1_1来描述每个单元串的结构。然而，将理解的是，剩余单元串cs1_2至cs1_m中的每一个以与第一单元串cs1_1相同的方式配置。
94.第一单元串cs1_1中的漏极选择晶体管dst的漏极端子联接到第一位线bl1。第一单元串cs1_1中的漏极选择晶体管dst的源极端子联接到第一单元串cs1_1中的第一存储器单元mc1的漏极端子。第一至第n存储器单元mc1至mcn可以彼此串联联接。第一单元串cs1_1中的源极选择晶体管sst的漏极端子联接到第一单元串cs1_1中的第n存储器单元mcn的源极端子。第一单元串cs1_1中的源极选择晶体管sst的源极端子联接到公共源极线csl。在实施例中，该公共源极线csl可以共同地联接到第一至第z存储块blk1至blkz。
95.漏极选择线dsl1、第一至第n字线wl1至wln以及源极选择线ssl1被包括在图2的行线rl中。漏极选择线dsl1、第一至第n字线wl1至wln以及源极选择线ssl1由地址解码器121控制。公共源极线csl由控制逻辑130控制。第一至第m位线bl1至blm由读取和写入电路123控制。
96.图4a是示出根据实施例的垃圾收集的示图。
97.参照图4a，作为示例，第一至第三牺牲块和目标块可以是三层单元(tlc)块。在牺牲块和目标块中的存储器单元中的每一个中存储的数据位的数量不限于本实施例。
98.在状态a1中，通过垃圾收集(gc)，可以将第一至第三牺牲块中存储的有效数据存储在目标块中。
99.第一至第三牺牲块可以是有效数据的量小于或等于参考值的存储块。在图4a中，参考值可以是每个牺牲块中存储的数据总量的1/3。可选地，参考值可以是目标块中存储的数据总量的1/3。参考值不限于本实施例。
100.目标块可以是空闲块。空闲块可以是未存储有效数据的存储块。空闲块可以是仅存储了无效数据的存储块。空闲块可以用作在被擦除之后存储数据的数据块。
101.状态a2可以是执行垃圾收集之后的状态。可以将第一至第三牺牲块中存储的有效数据存储在目标块中。可以将第一至第三牺牲块中存储的有效数据改变为无效数据，并且可以将第一至第三牺牲块改变为空闲块。
102.图4b是示出根据本公开的实施例的垃圾收集的示图。
103.参照图4b，作为示例，牺牲块可以是三层单元(tlc)块，而目标块可以是单层单元(slc)块。在牺牲块和目标块中的存储器单元中的每一个中存储的数据位的数量不限于本实施例。
104.在状态b1中，通过垃圾收集，可以将牺牲块中存储的有效数据存储在目标块中。牺牲块可以是有效数据的量小于或等于参考值的存储块。在图4b中，参考值可以是在牺牲块中存储的数据总量的1/3。可选地，参考值可以是目标块中存储的数据的总量。参考值不限于本实施例。
105.状态b2可以是执行垃圾收集之后的状态。可以将牺牲块中存储的有效数据存储在目标块中。可以将牺牲块中存储的有效数据改变为无效数据，并且可以将牺牲块改变为空闲块。
106.根据参照图4b描述的实施例，在目标块存储的数据位少于牺牲块存储的数据位的情况下，与目标块和牺牲块存储相同数量的数据位的情况相比，可以更快地执行垃圾收集。
107.与图4a的实施例相比，在图4b的实施例中，即使仅选择了一个牺牲块，也可以立即执行垃圾收集，而无需等待直到选择了三个牺牲块来执行垃圾收集。此外，由于目标块是单层单元(slc)块而不是三层单元(tlc)块，因此数据写入速度较高，因此垃圾收集可能需要更短的时间。
108.图5是示出根据本公开的实施例的迁移的示图。
109.参照图5，作为示例，第一至第三源块可以是单层单元(slc)块，并且目的地块可以是三层单元(tlc)块。
110.在状态t1中，通过迁移，可以将第一至第三源块中存储的数据存储在作为空闲块的目的地块中。第一至第三源块可以是存储有效数据的数据块。
111.状态t2可以是已经执行迁移之后的状态。可以将第一至第三源块中存储的数据存储在目的地块中。可以将第一至第三源块改变为空闲块。
112.迁移可以是通过将源块中存储的数据移位到比源块存储更多位的目的地块来在源块中获得空闲块的操作。在实施例中，可以在存储器装置处于空闲状态时执行迁移。
113.图6是示出诸如图1的存储器装置的实施例的示图。
114.参照图6，存储器装置400可以包括用户区域410和预留空间(op)区域420。用户区域410可以是存储用户数据的区域，并且预留空间区域420可以是保持存储装置的性能所需
的保留区域。例如，预留空间区域420可以是分配以使得例如损耗均衡、垃圾收集和坏块管理的驱动存储装置所需的各种功能按照期望进行操作的保留区域。
115.在图6中，用户区域410和预留空间区域420可以包括一个或多个第一存储块和一个或多个第二存储块。每个第一存储块可以是三层单元(tlc)块。每个第二存储块可以是单层单元(slc)块。每个存储块中存储的位数不限于本实施例。
116.用户区域410可以包括第一至第六用户块blk_u1至blk_u6。用户区域410中的用户块的数量不限于本实施例。
117.第一和第二用户块blk_u1和blk_u2可以是第二存储块。第三至第六用户块blk_u3至blk_u6可以是第一存储块。用户块之中的第一存储块和第二存储块的数量不限于本实施例。
118.预留空间区域420可以包括第一至第六保留块blk_o1至blk_o6。预留空间区域420中的保留块的数量不限于本实施例。
119.第一和第二保留块blk_o1和blk_o2可以是第一存储块。第三至第六保留块blk_o3至blk_o6可以是第二存储块。保留块之中的第一存储块和第二存储块的数量不限于本实施例。
120.用户区域410中的第一至第五用户块blk_u1至blk_u5可以是存储有效数据的数据块。第六用户块blk_u6可以是空闲块。第三至第五用户块blk_u3至blk_u5可以是用于垃圾收集的候选牺牲块。在该候选牺牲块之中，因为第三至第五用户块blk_u3至blk_u5中的每一个中的有效数据的量小于或等于参考值，所以可以选择该第三至第五用户块blk_u3至blk_u5作为牺牲块。在实施例中，参考值可以是第一存储块中存储的数据总量的1/3。可选地，参考值可以是第二存储块中存储的数据总量。参考值不限于本实施例。
121.在预留空间区域420中，第一至第三保留块blk_o1至blk_o3可以用于保持存储装置的操作性能。预留空间区域420可以包括用于垃圾收集的候选目标区域421。可以将候选目标区域421中的候选目标块的数量固定为设定值。
122.候选目标区域421可以包括作为候选目标块的第四至第六保留块blk_o4至blk_o6。因为候选目标块之中的第四至第六保留块blk_o4至blk_o6是空闲块，所以可以将它们选择为目标块。
123.在图6中，如以上参照图4b所述，通过垃圾收集，可以将牺牲块中存储的有效数据存储在比该牺牲块存储更少数据位的目标块中。
124.通过垃圾收集，将被选择作为牺牲块的第三用户块blk_u3中存储的有效数据存储在被选择作为目标块的第四保留块blk_o4中。进一步，将被选择作为牺牲块的第四用户块blk_u4中存储的有效数据存储在被选择作为目标块的第五保留块blk_o5中。此外，将被选择作为牺牲块的第五用户块blk_u5中存储的有效数据存储在被选择作为目标块的第六保留块blk_o6中。
125.通过迁移，根据存储器装置是否处于空闲状态，将在候选目标区域421中的候选目标块之中的目标块中存储的有效数据存储在用户区域410的空闲块中。例如，当存储器装置400处于空闲状态时，通过迁移，将作为候选目标区域421的数据块的第四至第六保留块blk_o4至blk_o6中存储的有效数据存储在作为用户区域410的空闲块的第六用户块blk_u6中。
126.在其他实施例中，当候选目标区域421中的候选目标块之中不存在作为空闲块的目标块时，通过如上参照图4a所述的垃圾收集，将牺牲块中存储的有效数据存储在目标块中，该目标块存储的位的数量大于或等于牺牲块中的位的数量。在这种情况下，与图6所示的实施例不同，可以执行垃圾收集，其中将被选择作为用户区域410中的牺牲块的第三至第五用户块blk_u3至blk_u5中存储的有效数据存储在用户区域410中不是牺牲块而是空闲块的第六用户块blk_u6中。
127.如以上参照图6所述，当在候选目标区域421中存在可用的空闲块时，可以选择比牺牲块存储更少的位的存储块作为目标块，从而可以更快地执行垃圾收集。当候选目标区域421中不存在可用的空闲块时，从用户区域410中选择存储的位的数量大于或等于牺牲块中的位的数量的存储块作为目标块，从而可以防止频繁地执行垃圾收集。也就是说，通过将候选目标区域421作为包括预设数量的候选目标块的固定区域进行操作，可以更快地执行垃圾收集，并且可以防止过于频繁地执行垃圾收集。
128.图7是示出图1的存储器控制器200的配置和操作的示图。
129.参照图7，存储器控制器200可以联接到存储器装置100。存储器装置100可以包括用户区域和预留空间区域，该用户区域存储由用户使用的数据，该预留空间区域是为了保持存储装置的操作性能所需的保留区域。
130.在实施例中，用户区域可以包括一个或多个第一存储块。预留空间区域可以包括一个或多个第二存储块。每个第一存储块可以包括每个存储n个位的存储器单元(其中n是2或更大的自然数)。每个第二存储块中可以包括每个存储m个位的存储器单元(其中m是小于n的自然数)。
131.在实施例中，垃圾收集可以是将牺牲块中存储的有效数据存储在目标块中的操作。可以从候选牺牲块之中选择牺牲块。牺牲块可以是候选牺牲块之中的有效数据的量小于或等于参考值的存储块。可以从候选目标块之中选择目标块。目标块可以是候选目标块之中作为空闲块的存储块。
132.在实施例中，候选牺牲块可以是第一存储块。候选目标块可以是第二存储块。在实施例中，可以将候选目标块的数量固定为设定值。
133.存储器控制器200可以包括垃圾收集控制器210和块管理器220。存储器控制器200可以进一步包括有效页面计数器230。存储器控制器200可以进一步包括迁移控制器240。
134.垃圾收集控制器210和块管理器220可以以与上面参照图1描述的方式相同的方式来描述。
135.垃圾收集控制器210可以从作为第一存储块的候选牺牲块之中，选择有效数据的量小于或等于参考值的存储块作为牺牲块。垃圾收集控制器210可以从作为第二存储块的候选目标块之中，选择作为空闲块的存储块作为目标块。垃圾收集控制器210可以向存储器装置100提供用于读取牺牲块中存储的有效数据的命令。垃圾收集控制器210可以响应于将读取的有效数据编程到目标块的命令来控制存储器装置100。
136.块管理器220可以存储牺牲块信息和目标块信息。
137.在实施例中，牺牲块信息可以是关于存储器装置100中包括的第一存储块之中有效数据的量小于或等于参考值的牺牲块的信息。参考值可以是一个第二存储块中存储的数据的量。参考值不限于本实施例。目标块信息可以是关于存储器装置100中的第二存储块之
中作为空闲块的目标块的信息。
138.块管理器220可以基于关于存储块中存储的有效数据的量的信息来更新牺牲块信息和目标块信息。在一些实施例中，从有效页面计数器230接收关于有效数据的量的信息。
139.块管理器220可以基于关于存储块中存储的有效数据的量的信息，将关于第一存储块之中的空闲块的信息和关于第二存储块之中的数据块的信息提供到迁移控制器240。
140.有效页面计数器230可以对每个存储块中的多个页面之中存储有效数据的有效页面的数量进行计数。有效页面计数器230可以基于有效页面的计数值来确定相应存储块中存储的有效数据的量。有效页面计数器230可以将关于存储块中存储的有效数据的量的信息提供到块管理器220。
141.根据存储器装置100是否处于空闲状态，迁移控制器240可以控制存储器装置100，使得执行将第二存储块中存储的有效数据存储在作为空闲块的第一存储块中的迁移。可以通过迁移来在第二存储块之中获得空闲块。
142.图8是示出根据本公开的实施例的垃圾收集的流程图。
143.参照图8，在操作s801中，存储装置可以基于有效数据的量和参考值之间的比较结果来从第一存储块之中选择牺牲块。存储装置可以从第一存储块中选择有效数据的量小于或等于参考值的存储块作为牺牲块。第一存储块中的每一个可以包括每个存储n个位的存储器单元(其中n是2或更大的自然数)。
144.在操作s803中，存储装置可以将牺牲块中存储的有效数据存储在第二存储块之中的目标块中。第二存储块中的每一个可以包括每个存储m个位的存储器单元(其中m是小于n的自然数)。目标块可以是第二存储块之中的空闲块。
145.图9是示出根据本公开的实施例的垃圾收集的流程图。
146.参照图9，存储器装置可以包括用户区域和预留空间区域，该用户区域存储由用户使用的数据，并且该预留空间区域是保持存储装置的操作性能所需的保留区域。在实施例中，用户区域可以包括一个或多个第一存储块。预留空间区域可以包括一个或多个第二存储块。第一存储块中的每一个可以包括每个存储n个位的存储器单元(其中n是2或更大的自然数)。第二存储块中的每一个可以包括每个存储m个位的存储器单元(其中m是小于n的自然数)。
147.在操作s901中，存储装置可以基于有效数据的量和参考值之间的比较结果来从用户区域中的第一存储块之中选择牺牲块。存储装置可以从第一存储块中选择有效数据的量小于或等于参考值的存储块作为牺牲块。
148.在操作s903中，存储装置可以确定在预留空间区域中的第二存储块之中是否存在作为空闲块的目标块。当确定在预留空间区域中的第二存储块之中存在空闲块时，进程可以进行到操作s905，而当确定在预留空间区域中的第二存储块之中不存在空闲块时，进程可以进行到操作s907。
149.在操作s905中，存储装置可以将牺牲块中存储的有效数据存储在预留空间区域中的第二存储块之中的目标块中。
150.在操作s907中，存储装置可以将牺牲块中存储的有效数据存储在用户区域中的第一存储块之中除牺牲块之外的附加存储块中。此处，该附加存储块可以是空闲块。
151.图10是示出根据本公开的实施例的迁移的流程图。
152.参照图10，在操作s1001中，存储装置可以确定存储器装置是否处于空闲状态。当确定存储器装置处于空闲状态时，进程可以进行到操作s1003，否则进程可以终止。空闲状态可以是存储器装置未执行与来自主机的请求相对应的命令操作的状态。
153.在操作s1003中，存储装置可以执行将第二存储块之中的目标块中存储的数据存储在第一存储块之中的空闲块中的迁移。
154.图11是示出图1的存储器控制器的实施例的示图。
155.参照图11，存储器控制器1000联接到主机和存储器装置。响应于从主机接收的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口。存储器控制器1000可以运行用于控制存储器装置的固件。
156.存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正电路(错误校正码：ecc电路)1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
157.总线1070可以在存储器控制器1000的组件之间提供通道。
158.处理器1010可以控制存储器控制器1000的全部操作，并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且还通过存储器接口1060与存储器装置通信。进一步，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
159.处理器1010可以执行闪存转换层(ftl)的功能。处理器1010可以通过ftl将由主机提供的逻辑块地址(lba)转换为物理块地址(pba)。ftl可以使用映射表来接收lba，并且将该lba转换为pba。根据映射单位，通过ftl执行的地址映射方法的示例可以包括各种方法。代表性的址映射方法包括页面映射方法、块映射方法和混合映射方法。
160.处理器1010可以对从主机接收的数据进行随机化。例如，处理器1010可以使用随机化种子来对从主机接收的数据进行随机化。经随机化的数据可以作为待存储的数据而被提供到存储器装置，并且可以被编程在存储器单元阵列中。
161.处理器1010可以在读取操作期间对从存储器装置接收的数据去随机化。例如，处理器1010可以使用去随机化种子对从存储器装置接收的数据进行去随机化。经去随机化的数据可以输出到主机。
162.在实施例中，处理器1010可以运行软件或固件以执行随机化和去随机化操作。
163.存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可包括静态ram(sram)或动态ram(dram)。
164.ecc电路1030可以执行错误校正。ecc电路1030可以基于待通过存储器接口1060写入存储器装置的数据来执行错误校正码(ecc)编码。经ecc编码的数据可以通过存储器接口1060传送到存储器装置。ecc电路1030可以基于通过存储器接口1060从存储器装置接收的数据来执行ecc解码。在示例中，ecc电路1030可以作为存储器接口1060的组件而被包括在存储器接口1060中。
165.主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使
用诸如以下的各种通信方法中的至少一种来执行通信：通用串行总线(usb)、串行at附件(sata)、串列scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)和减小负载的dimm(lrdimm)通信方法。
166.缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
167.存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道向存储器装置传输/从存储器装置接收命令、地址和数据。
168.在实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
169.在实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中设置的非易失性存储器装置(例如，rom)加载代码。在实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
170.在实施例中，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000中传输数据，并且控制总线可以被配置为在存储器控制器1000中传输诸如命令或地址的控制信息。数据总线和控制总线可以彼此分离，并且既不彼此干扰也不彼此影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ecc电路1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
171.图12是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
172.参照图12，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
173.存储器控制器2100联接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以运行用于控制存储器装置2200的固件。存储器控制器2100可以以与上面参照图1描述的存储器控制器200相同的方式来实施。
174.在实施例中，存储器控制器2100可以包括诸如ram、处理器、主机接口、存储器接口和ecc电路的组件。
175.存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e或pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和高速非易失性存储器(nvme)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一种来定义。
176.在实施例中，存储器装置2200可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)、自旋扭矩磁性ram(stt-mram)。
177.存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置诸如以下的存储卡：pc卡(个人计算机存储卡国际协会：pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(例如，sm或smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc或emmc)、安全数字(sd)卡(例如，sd、迷你sd、微型sd或sdhc)或通用闪存(ufs)。
178.图13是示出应用了根据本公开的实施例的存储装置的固态驱动器(ssd)系统的框图。
179.参照图13，ssd系统3000可以包括主机3100和ssd 3200。ssd 3200可以通过信号连接器3001与主机3100交换信号sig，并且可以通过电源连接器3002接收电力pwr。ssd 3200可以包括ssd控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
180.根据本公开的实施例，ssd控制器3210可以执行上面参照图1描述的存储器控制器200的功能。
181.ssd控制器3210可以响应于从主机3100接收的信号sig来控制多个闪速存储器3221至322n。在实施例中，信号sig可以是基于主机3100和ssd 3200的接口的信号。例如，信号sig可以是由诸如以下的各种接口中的至少一种来定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e或pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和高速非易失性存储器(nvme)接口。
182.辅助电源3230可以通过电源连接器3002联接到主机3100。辅助电源3230可以被供应来自主机3100的电力pwr并且可以被充电。当不能平稳地执行来自主机3100的电力供应时，辅助电源3230可以供应ssd 3200的电力。在实施例中，辅助电源3230可以位于ssd 3200内部或者位于ssd 3200外部。例如，辅助电源3230可以设置在主板中，并且可以向ssd3200提供辅助电力。
183.缓冲存储器3240用作ssd 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存储器，或者诸如fram、reram、stt-mram和pram的非易失性存储器。
184.图14是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
185.参照图14，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
186.应用处理器4100可以运行用户系统4000中包括的组件、操作系统(os)或用户程序。在实施例中，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可被设置为片上系统(soc)。
187.存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdram、lpddr2 sdram和lpddr3 sdram的易失性ram，或者诸如pram、reram、mram和fram的非易失性ram。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠
封装(pop)来封装，然后可以被设置为单个半导体封装。
188.网络模块4300可以与外部装置通信。例如，网络模块4300可以支持无线通信，例如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、wimax、wlan、uwb、蓝牙或wi-fi通信。在实施例中，网络模块4300可以被包括在应用处理器4100中。
189.存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将该存储模块4400中存储的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为非易失性半导体存储器装置，例如相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪速存储器、nor闪速存储器或具有三维(3d)结构的nand闪速存储器。在实施例中，存储模块4400可以被设置为可移动存储介质(即，可移动驱动器)，诸如用户系统4000的存储卡或外部驱动器。
190.在实施例中，存储模块4400可以包括多个非易失性存储器装置，多个非易失性存储器装置中的每一个可以以与上面参照图1描述的存储器装置100相同的方式操作。存储模块4400可以以与上面参照图1描述的存储装置50相同的方式操作。
191.用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置的用户输入接口。用户接口4500可以进一步包括诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监控器的用户输出接口。
192.根据本公开，提供了一种具有提高的垃圾收集性能的存储装置以及操作该存储装置的方法。
193.本文已经公开了实施例的示例，并且虽然采用了特定术语，但是这些术语将仅以一般性和描述性意义来使用和解释，而非出于限制的目的。在某些情况下，如本领域普通技术人员在提交本技术时显而易见的，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。