一种低延时芯片电路和芯片的制作方法

1.本实用新型属于芯片领域，更具体的说涉及一种低延时芯片电路及具有该低延时芯片电路的芯片


背景技术：

2.大多电子产品都需要支持热插拔，芯片上电时，热插拔的需求会导致芯片外电源上升速度非常快。在传统电源管理设计中，如此高速的外部电源上升速度，会导致上电过程中，内部电源输出级功率管器件耐压过高，从而严重减少该器件与芯片的使用寿命。
3.现有技术中，解决上述技术问题常用的手段是通过带隙基准源，芯片上电时，外部电源上升速度可以高达5μs，带隙基准源无法在如此短暂的时间内完成建立，使得带隙基准源上压差大，严重影响带隙基准源的元器件寿命，即影响芯片的性能和寿命。


技术实现要素：

4.本实用新型的目的在于提供一种低延时芯片电路，解决现有技术中带隙基准源建立缓慢，导致芯片启动缓慢且性能差寿命低的问题。
5.本实用新型技术方案一种低延时芯片电路，包括复路选择器和分别连接在复路选择器两接入端的快速启动通路和工作通路，复路选择器的接出端上连接低压稳压模块，所述工作通路包括带隙基准源模块、低通滤波模块和快速钳位模块，低通滤波模块对带隙基准源模块的基准电压进行降噪并输出至低压稳压模块，快速钳位模块控制低通滤波模块的充、放电时间参数，带隙基准源模块上连接有计数器，复路选择器的信号接入端与计数器连接，计数器控制复路选择器选择快速启动通路或工作通路接入。
6.优选地，低通滤波模块包括第一pmos管和一滤波电容，第一pmos管源极连接带隙基准源模块，第一pmos管漏极连接复路选择器，滤波电容一端与第一pmos管漏极连接，另一端接地。
7.优选地，快速钳位模块包括第二pmos管，第二pmos管源极与第一pmos管源极连接，第二pmos管栅极与第一pmos管栅极相连，第二pmos管栅极与漏极短接后用于接入带隙基准源模块使第二pmos管的源极与漏极之间处于导通状态。
8.优选地，快速启动通路包括一分压电路，所述分压电路包括串接的第一电阻和第二电阻，第一电阻与外部电源连接，第二电阻接地，第一电阻与复路选择器连接。
9.优选地，复路选择器为2选1多通路选择器。
10.一种芯片，包括芯片单元，在芯片单元内集成有上述的低延时芯片电路。
11.本实用新型技术方案的一种低延时芯片电路的有益效果是：在支持热插拔的芯片电源应用中，加入快速启动通路和复路选择器，产生临时基准电压，提供给低压稳压模块，弥补了带隙基准源模块无法在短时间内提供基准电压的问题。同时，工作通路中低通滤波模块和快速钳位模块的设置，能够去除带隙基准源输出的噪音，减小了低压稳压模块上电时间，使得带隙基准源模块在更短的时间内建立完成，实现正常工作，延长带隙基准源内元
器件寿命，确保了芯片的性能和使用寿命。
附图说明
12.图1为本实用新型技术方案的一种低延时芯片电路的原理图。
具体实施方式
13.为便于本领域技术人员理解本实用新型技术方案，现结合说明书附图对本实用新型技术方案做进一步的说明。
14.如图1所示，本实用新型技术方案一种低延时芯片电路，包括2选1多通路的复路选择器3和分别连接在复路选择器3两接入端的快速启动通路1和工作通路2。复路选择器3的接出端上连接低压稳压模块4，所述工作通路2包括带隙基准源模块6、低通滤波模块7和快速钳位模块8。低通滤波模块7对带隙基准源模块6的基准电压进行降噪并输出至低压稳压模块4，快速钳位模块8控制低通滤波模块7的充、放电时间参数。带隙基准源模块6上连接有计数器9，复路选择器3的信号接入端与计数器9连接，计数器9控制复路选择器3选择快速启动通路1或工作通路2接入。
15.基于上述技术方案，低通滤波模块7主要为带隙基准源模块6向低压稳压模块4输送启动电压提供通道，而且低通滤波模块7的阻值能够被调整，可在低阻抗状态和高阻抗状态之间的切换，因此，低通滤波模块7具有连接于带隙基准源模块6的输入端，还具有连接至低压稳压模块4的输出端，还具有接受快速钳位模块8输出信号的控制端。带隙基准源模块6还具有另一输出端，用于提供启动控制信号。在低通滤波模块7为低阻态时，低通滤波模块7相当于一个开关被接通的状态，从而对滤波电容c进行快速充电，进而达到快速启动低压稳压模块4的目的；当低通滤波模块7为高阻态时，低通滤波模块7相当于一个大电阻，而且能够与滤波电容c共同构成一个一阶低通滤波器。这种既能够实现低压稳压模块4快速启动又能够充当低通滤波器的电路结构，良好的解决了现有低压稳压模块4启动电路采用大电阻的缺陷。
16.本技术方案中，低通滤波模块7包括第一pmos管q1和一滤波电容c，第一pmos管q1源极连接带隙基准源模块6，第一pmos管q1漏极连接复路选择器3，滤波电容c一端与第一pmos管q1漏极连接，另一端接地。
17.本技术方案中，快速钳位模块8包括第二pmos管q2，第二pmos管q2源极与第一pmos管q1源极连接，第二pmos管q2栅极与第一pmos管q1栅极相连，第二pmos管q2栅极与漏极短接后用于接入带隙基准源模块6使第二pmos管q2的源极与漏极之间处于导通状态。
18.基于上述技术方案，当带隙基准源模块6提供一个启动控制信号(纳安级的基准电流)给第二pmos管q2的漏极和栅极，同时驱动第一pmos管q1使其工作在线性区，但工作在线性区的第一pmos管q1的晶体管沟道电阻较小，只能作为一个小电阻，组成的一阶rc低通滤波器的截止频率就会很高，不能滤除低频噪声，此时，低压稳压模块4可以启动，启动时间亦非常短，但是并没有起到滤除带隙基准源模块6输出噪声的作用，当第二pmos管q2栅极在小电流iref的作用下，第二pmos管q2的源极与漏极之间处于导通状态，第二pmos管q2的源极与漏极间电压较为接近，使得第一pmos管q1的源极与栅极电压较为接近，从而促使第一pmos管q1工作在截止区，变成一个大电阻使用，因此，低通滤波模块7的充、放电时间参数得
以增大，能够起到滤除带隙基准源模块6输出噪声的作用。
19.本技术方案中，快速启动通路1包括一分压电路5，所述分压电路5包括串接的第一电阻r1和第二电阻r2，第一电阻r1与外部电源连接，第二电阻r2接地，第一电阻r1与复路选择器3连接。复路选择器3为2选1多通路选择器。
20.基于上述技术方案，第一电阻r1和第二电阻r2串联分压，在第一电阻r1接入外部电源后，通过第二电阻r2分压，将指定的稳定电压快速的输出至低压稳压模块4，低压稳压模块4启动，芯片上电工作，在一定时间后，带隙基准源模块6建立，且计数器9达到设定时间后，控制复路选择器3选择工作通路2接入低压稳压模块4，带隙基准源模块6产生的稳定参考电压输出至低压稳压模块4，芯片稳压工作。有效的避免了带隙基准源模块6在没有建立前芯片不能正常工作的问题。
21.一种芯片，包括芯片单元，在芯片单元内集成有上述的低延时芯片电路。本芯片工作性能稳定，寿命长。
22.本实用新型技术方案在上面结合附图对实用新型进行了示例性描述，显然本实用新型具体实现并不受上述方式的限制，只要采用了本实用新型的方法构思和技术方案进行的各种非实质性改进，或未经改进将实用新型的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围之内。