基于环形波导交叉的偏振器的制作方法

1.本发明涉及光子芯片(photonics chip)，尤其涉及偏振器(polarizer)的结构以及制造偏振器的结构的方法。


背景技术：

2.光子芯片用于许多应用及系统中，包括但不限于数据通信系统以及数据计算系统。光子芯片将光学组件(例如波导、光学开关、以及定向耦合器)与电子组件(例如场效应晶体管)集成于统一的平台中。除其它因素以外，布局面积、成本以及操作开销可通过在同一芯片上集成两种类型的组件来减小。
3.偏振器是光子芯片中常见的一种光学组件。偏振器经配置以接收包含多种模式(例如，横电(transverse electric；te)模式及横磁(transverse magnetic；tm)模式)的光并仅允许这些模式的其中之一传播，同时消除或放弃其它模式。仅使te模式通过的偏振器具有较大的足印(footprint)，从而消耗光子芯片上较大的布局面积。
4.需要改进的偏振器的结构以及制造偏振器的结构的方法。


技术实现要素：

5.在本发明的一个实施例中，一种结构包括：包括第一臂及第二臂的波导交叉(waveguide crossing)，以及将该波导交叉的该第一臂与该波导交叉的该第二臂耦接的波导环(loop)。
6.在本发明的一个实施例中，一种方法包括：形成包括第一臂及第二臂的波导交叉；以及形成将该波导交叉的该第一臂与该波导交叉的该第二臂耦接的波导环。
附图说明
7.包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关这些实施例的详细说明一起用以解释本发明的这些实施例。在这些附图中，类似的附图标记表示不同视图中类似的特征。
8.图1显示依据本发明的实施例处于制程方法的初始制造阶段的结构的示意顶视图。
9.图2显示大体沿图1中的线2
‑
2所作的剖视图。
10.图3显示大体沿图1中的线3
‑
3所作的剖视图。
11.图4及5分别显示处于图2及3的制造阶段之后的该制程方法的制造阶段的该结构的剖视图。
12.图6及7显示依据本发明的替代实施例的结构的剖视图。
13.图8及9显示依据本发明的替代实施例的结构的剖视图。
14.图10及11显示依据本发明的替代实施例的结构的剖视图。
15.图12显示依据本发明的替代实施例的结构的顶视图。
具体实施方式
16.请参照图1、2、3并依据本发明的实施例，结构10包括具有臂22、24、26、28的波导交叉12，与波导交叉12的臂22耦接以提供输入端口(port)的波导芯(core)14，与波导交叉12的臂28耦接的波导芯20，以及具有与波导交叉12的臂24耦接的输入端口及与波导交叉12的臂26耦接的输出端口的波导环16。波导交叉12的臂22、24沿纵轴15对齐，且波导交叉12的臂26、28沿纵轴19对齐，纵轴19可与纵轴15垂直或正交取向。波导交叉12包括中心段(section)30，其提供设置于波导交叉12的臂22、24之间并且还设置于波导交叉12的臂26、28之间的结(junction)。各臂22、24、26、28在一端与中心段30的不同部分耦接。波导交叉12，波导芯14、20以及波导环16可为平面结构，具有共面的顶部表面以及共面的底部表面。
17.波导交叉12，波导芯14、20以及波导环16可由单晶半导体材料(例如，单晶硅)组成。波导交叉12，波导芯14、20以及波导环16可通过利用光刻及蚀刻制程图案化绝缘体上硅(silicon
‑
on
‑
insulator；soi)晶圆的装置层同时形成，该光刻及蚀刻制程在该装置层上方形成蚀刻掩膜，并利用蚀刻制程例如反应离子蚀刻(reactive ion etching；rie)来蚀刻被掩蔽的装置层。波导交叉12，波导芯14、20以及波导环16可设置于该soi晶圆的埋置绝缘体层32上。埋置绝缘体层32可由介电材料例如二氧化硅组成，且埋置绝缘体层32设置于衬底34上方，该衬底可包含单晶半导体材料(例如，单晶硅)。波导交叉12，波导芯14、20以及波导环16可具有脊状构造，因为该装置层在图案化期间被完全蚀刻。埋置绝缘体层32可充当下方包覆层(lower cladding)，以为结构10的波导交叉12，波导芯14、20以及波导环16提供约束。
18.除了沿相应纵轴15、19取向以外，各臂22、24、26、28可具有曲率相对于中心段30相同或基本上相同的形状。各臂22、24、26、28包括与中心段30耦接的位于一端的接口(interface)38以及位于与接口38相对的一端的接口36。各臂22、24、26、28可经成形而具有曲率由非线性函数定义的侧表面23。例如，各臂22、24、26、28可具有由余弦(cosine)函数描述的形状，其中，在接口38处的宽度大于在接口36处的宽度。不过，臂22、24、26、28可具有其它形状，例如，锥形形状或两个或更多级联的锥形形状的组合。
19.波导交叉12的臂24通过波导环16与波导交叉12的臂26耦接。波导环16包括波导弯(bend)40、42、44及波导段(section)46、48、50、52，它们经设置及互连以在波导交叉12的臂24与波导交叉12的臂26之间提供直接连接。波导段46可在接口36的其中之一与臂24直接连接，且波导弯40可通过波导段46与臂24连接。波导段46可平行于纵轴15对齐。波导段48可在相对端与两个波导弯40、42直接连接，以使波导弯40通过波导段48与波导弯42连接。波导段48可平行于纵轴19对齐。波导段50可在相对端与波导弯42、44直接连接，以使波导弯42通过波导段50与波导弯44连接。波导段50可平行于纵轴15对齐。波导段52可在接口36的其中之一与臂26直接连接，且波导弯44可通过波导段52与臂26连接。波导段52可平行于纵轴19对齐。
20.波导弯40、42、44可分别为波导环16提供90
°
的方向变化，从而分别在不同的波导段46、48、50、52之间定义直角交叉。总的说来，波导弯40、42、44可提供270
°
的方向变化，以连接波导交叉12的臂24与波导交叉12的臂26连接。波导段46、48、50、52可为直线段，没有曲率。波导段46可具有与在相关接口36的臂24的宽度相等的宽度，且波导段52可具有与在相关接口36的臂26的宽度相等的宽度。
21.在使用期间，在波导交叉12的臂22可接收光。所接收的光可包括两个偏振分量(例如，横电(te)分量及横磁(tm)分量)。该光穿过中心段30传播至波导交叉12的臂24，并从臂24传播至波导环16。该光穿过波导环16传播至波导交叉12的臂26，且在臂24与臂26之间的传播期间，可消除该模式分量的其中之一(例如，tm模式分量)。该光的另一模式分量(例如，te模式分量)由波导环16传递至臂26。该光穿过臂26及中心段30传播至波导交叉12的臂28，并从臂28传播至波导芯20。
22.在替代实施例中，波导交叉12，波导芯14、20以及波导环16可由不同的材料组成。在一个实施例中，波导交叉12可由介电材料例如氮化硅组成。波导交叉12，波导芯14、20以及波导环16可通过组成材料的沉积层并利用光刻及蚀刻制程图案化该沉积层来形成，该光刻及蚀刻制程在该沉积层上方形成蚀刻掩膜，并利用蚀刻制程例如反应离子蚀刻(rie)来蚀刻被掩蔽的沉积层。
23.请参照图4、5，其中，类似的附图标记表示图2、3中类似的特征，且在下一制造阶段，随后，在波导交叉12，波导芯14、20以及波导环16上方以层堆叠依序形成由相应介电材料组成的介电层60、62、64、66。在该层堆叠中，介电层60设置于埋置绝缘体层32、波导交叉12、波导芯14、20以及波导环16上方，介电层62设置于介电层60上方，介电层64设置于介电层62上方，以及介电层66设置于介电层64上方。波导交叉12，波导芯14、20以及波导环16被嵌入或埋置于充当包覆层的介电层60、62的介电材料中。
24.介电层60可由介电材料例如二氧化硅组成，通过化学气相沉积来沉积并利用例如化学机械抛光平坦化，以移除形貌。介电层62可由介电材料例如二氧化硅组成，在介电层60上方通过化学气相沉积或原子层沉积来沉积。介电层64可由介电材料例如氮化硅组成，在介电层62上方通过化学气相沉积或原子层沉积来沉积。介电层66可由介电材料例如二氧化硅组成，在介电层64上方通过化学气相沉积或原子层沉积来沉积。介电层62、64、66可为在介电层60的平坦化顶部表面上方以层堆叠设置的平坦层。
25.在介电层66上方通过中间工艺制程形成接触层级(contact level)的介电层68。介电层68可由介电材料例如二氧化硅组成，利用臭氧及四乙氧基硅烷(tetraethylorthosilicate；teos)作为反应物通过化学气相沉积来沉积。
26.通过在介电层68及结构10上方的后端工艺制程形成通常由附图标记58标示的后端工艺堆叠。后端工艺堆叠58可包括由一种或多种介电材料例如碳掺杂氧化硅组成的一个或多个层间介电层，以及设置于该一个或多个层间介电层中的由例如铜、钨以及/或者钴组成的金属化层。
27.在本文中所述的任意实施例中，结构10可被集成于光子芯片中，该光子芯片可包括电子组件72以及额外的光学组件74。例如，电子组件72可包括利用该soi晶圆的该装置层通过cmos前端工艺(front
‑
end
‑
of
‑
line；feol)制程制造的场效应晶体管。
28.结构10提供能够消除在光子芯片上传播的光的偏振的其中之一的紧凑偏振器。不同的光学组件74针对特定的偏振可具有预期的光学性能，从而消除其它偏振有效消除噪声(noise)源。结构10可经优化以用于o波段(1260纳米至1360纳米)，并可经优化以用于传输具有横电(te)偏振的光并消除具有横磁(tm)偏振的光。
29.请参照图6、7，其中，类似的附图标记表示图2、3中类似的特征，并依据本发明的替代实施例，可在图案化波导交叉12，波导芯14、20以及波导环16期间部分蚀刻该装置层，以
定义平板(slab)层54。平板层54(与埋置绝缘体层32直接接触)与波导交叉12，波导芯14、20以及波导环16耦接。平板层54薄于在图案化期间被掩蔽的波导交叉12，波导芯14、20以及波导环16。波导交叉12，波导芯14、20以及波导环16可因添加平板层54而具有肋状构造。
30.请参照图8、9，其中类似的附图标记表示图6、7中类似的特征，并依据本发明的替代实施例，可仅在图案化波导环16期间部分蚀刻该装置层，以定义平板层54。波导交叉12及波导芯14、20可在其图案化期间被完全蚀刻，从而不存在平板层54。波导交叉12及波导芯14、20可具有脊状构造，且波导环16可因添加平板层54而具有肋状构造。
31.请参照图10、11，其中类似的附图标记表示图6、7中类似的特征，并依据本发明的替代实施例，可在图案化波导交叉12及波导芯14、20期间部分蚀刻该装置层，以定义平板层54。波导环16可在其图案化期间被完全蚀刻，从而不存在平板层54。波导环16可具有脊状构造，且波导交叉12及波导芯14、20可因添加平板层54而具有肋状构造。
32.请参照图12并依据本发明的替代实施例，可复制波导交叉12及波导环16，以形成波导交叉12a及波导环16a。波导交叉12的臂28与波导交叉12a的臂26耦接。波导交叉12a的臂28通过波导交叉12a的波导环16a与波导交叉12a的臂22耦接。波导交叉12a的臂24与波导芯20耦接。波导交叉12a及波导环16a可与通过图案化形成波导交叉12及波导环16同时图案化来形成。
33.上述方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片，或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的电脑产品或智能手机。
34.本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的 /
‑
10％。
35.本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
36.与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。
37.对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示
的实施例。