多芯片封装中信号互联线等效负载的评估电路及微系统的制作方法

1.本实用新型涉及多芯片封装技术领域，具体涉及一种多芯片封装中信号互联线等效负载的评估电路及微系统。


背景技术：

2.多芯片封装(multi
‑
chip package)，即能将多个不同尺寸、不同制造工艺、不同材料的芯片集成整合到一个封装管壳里面，包括2d、2.5d、3d等芯片的堆叠方式，应用于先进的移动通信/计算、高带宽存储器等系统中。
3.图1是一种典型的3d多芯片封装组成的微系统示意图，其中包含有2颗用以实现不同功能的芯片diea和dieb，信号互连线connector(例如硅通孔tsv、混合键合线hybridbonding等)可实现diea和dieb之间的电连接，信号互连线 bonding(例如普通键合线bonding wire、焊料凸点solder bump等)通过封装底座 substrate中的金属走线实现芯片与芯片之间、芯片与外界之间的电连接。
4.图2是图1的微系统原理图，diea由核心电路diea_core和输入输出电路 ioa组成，实现如控制、计算等功能；dieb，由核心电路dieb_core和输入输出电路iob组成,实现如存储、数/模转换、数据交换等功能)；信号互联线正是实现了输入输出信号io_1～io_n在物理上的电连接。
5.可见，信号互联线作为各个芯片输入输出电路之间的桥梁，其等效负载的大小，直接影响着输入输出信号(特别是高速信号)的信号完整性以及芯片的电源完整性，所以准确地评估信号互联负载显得尤为重要。
6.目前，信号互联线的等效负载值，一般由封装厂提供，通过eda工具进行建模后，提供给用户的一个大概的取值范围。由于不能获知信号互联线的准确等效负载值，导致多芯片封装不能应用到在一些精度要求较高的应用场景。
7.因此，如何准确地评估出多芯片封装中的信号互联负载，是目前亟需解决的技术问题。


技术实现要素：

8.本实用新型的目的是提供多芯片封装中信号互联线等效负载的评估电路及微系统，以准确地评估出多芯片封装中的信号互联负载。
9.为实现上述目的，本实用新型实施例提供了以下方案：
10.第一方面，本实用新型实施例提供一种多芯片封装中信号互联线等效负载的评估电路，包括：
11.第一模拟电路，包括多芯片封装中的目标信号互连线，用于获取所述目标信号互连线的目标模拟信号量；
12.第二模拟电路，包括可调电容，用于获取所述可调电容在不同电容值下的电容模拟信号量；
13.信号比较模组，用于获取所述目标模拟信号量和所述电容模拟信号量的比较结果，以在所述电容模拟信号量与所述目标模拟信号量的差异小于设定阈值时，将当前可调电容的电容值，等效为所述目标信号互连线的负载。
14.在一种可能的实施例中，所述目标信号互连线包括所述多芯片封装中任意两个芯片之间的信号互联线和/或任意一个芯片与封装底座之间的信号互联线。
15.在一种可能的实施例中，所述第一模拟电路为第一振荡电路；其中，所述目标信号互连线为所述第一振荡电路电容；
16.所述第二模拟电路为第二振荡电路；其中，所述可调电容为所述第二振荡电路电容。
17.在一种可能的实施例中，所述第一模拟电路为第一环形振荡器；所述第二模拟电路为第二环形振荡器。
18.在一种可能的实施例中，所述目标信号互连线包括至少一组信号互连线组合；其中，每组信号互连线组合均包括串联的两条信号互联线；
19.所述第一环形振荡器和所述第二环形振荡器设置在公共环形振荡器中；
20.所述公共环形振荡器包括延时模组和与非门逻辑电路；所述与非门逻辑电路的输出端连接所述延时模组的输入端；所述延时模组的输出端连接所述非门逻辑电路的输入端；
21.所述延时模组包括至少一个延时单元；其中，每组信号互连线组合均对应一个延时单元；
22.所述延时单元包括输入缓冲器、第一选择器、第二选择器和输出缓冲器；
23.所述输出缓冲器的输出端连接所述第一选择器的输入端；所述第一选择器的第一输出端通过所述延时单元对应的信号互连线组合连接所述第二选择器的第一输入端；所述第一选择器的第二输出端和所述第二选择器的第二输入端均通过所述可调电容接地；所述第二选择器的输出端连接所述输出缓冲器的输入端；
24.所述公共环形振荡器还包括：第一缓冲器和分频器；
25.所述与非门逻辑电路的输出端通过所述第一缓冲器连接所述分频器的输入端。
26.在一种可能的实施例中，所述第一模拟电路为第一充放电路；其中，所述目标信号互连线为所述第一充放电路的充放电容；
27.所述第二模拟电路为第二充放电路；其中，所述可调电容为所述充放电路的充放电容。
28.在一种可能的实施例中，所述第一充放电路包括第一电流源、第一mos管、第二mos管和第一电容；所述第二充放电路包括第二电流源、第三mos管、第四mos管和第二电容；
29.所述第一电流源经所述第一mos管、所述目标信号互连线和所述第一电容接地；所述目标信号互连线还经所述第二mos管接地；
30.所述第二电流源经所述第三mos管和所述可调电容接地；所述第四mos管和所述第二电容均与所述可调电容并联；
31.所述第一mos管的栅极分别连接所述第二mos管的栅极、所述第三mos 管的栅极和所述第四mos管的栅极；
32.所述第一mos管和所述第二mos管的沟道类型不同；所述第三mos管和所述第四mos
管的沟道类型不同；所述第一mos管和所述第三mos管的沟道类型相同。
33.在一种可能的实施例中，所述信号比较模组包括比较器和d触发器；
34.所述比较器的第一输入端连接所述第一mos管的漏极；所述比较器的第二输入端连接所述第三mos管的漏极；所述比较器的输出端连接所述d触发器的 d端；所述第一mos管的栅极通过反相器连接所述d触发器的cp端。
35.第二方面，本实用新型实施例提供了一种多芯片封装的微系统，包括：如第一方面中任一所述的评估电路；其中，所述评估电路设置在多芯片封装的微系统中任一芯片之中。
36.本实用新型与现有技术相比，具有如下的优点和有益效果：
37.本实用新型根据信号互联线的实际尺寸，将其真实负载等效为等效电容，由于该等效电容较小，直接测量较为困难，本实用新型中基于目标信号互连线构建了第一模拟电路，用来获取目标信号互连线的目标模拟信号量，并基于可调电容构建了第二模拟电路，用来获取可调电容在不同电容值下的电容模拟信号量，之后利用信号比较模组比较电容模拟信号量与目标模拟信号量的差异，最后可以将电容模拟信号量与目标模拟信号量的差异小于设定阈值时的可调电容的电容值，等效为所述目标信号互连线的负载，从而准确地评估出了多芯片封装中的信号互联负载。
附图说明
38.为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1是一种典型的3d多芯片封装组成的微系统示意图；
40.图2是图1的微系统原理图；
41.图3是本实用新型实施例提供的一种多芯片封装中信号互联线等效负载的评估电路的连接示意图；
42.图4是图3的工作原理示意图；
43.图5是本实用新型实施例提供的一种公共环形振荡器的连接示意图；
44.图6是本实用新型实施例提供的一种延时单元的连接示意图；
45.图7是图5所示公共环形振荡器的工作过程波形示意图；
46.图8是本实用新型实施例提供的一种多芯片封装中信号互联线等效负载的评估电路的连接示意图；
47.图9是图8所示的多芯片封装中信号互联线等效负载的评估电路的工作过程波形示意图；
48.图10为本实用新型实施例提供的一种信号互连线的负载的获取方法的流程图；
49.图11为本实用新型实施例提供的一种信号互连线的负载的获取装置的结构示意图；
50.图12为本实用新型实施例提供的一种多芯片封装的微系统的原理示意图。
51.附图标记说明：110为第一模拟电路，111为目标信号互连线，112为信号互连线组合，120为第二模拟电路，121为可调电容，130为信号比较模组，210 为延时模组，220为与非
门逻辑电路，230为第一缓冲器，240为分频器，310 为延时单元，311为输入缓冲器，312为第一选择器，313为第二选择器，314 为输出缓冲器，it为第一电流源，ir为第二电流源，m1为第一mos管，m2为第二mos管，m3为第三mos管，m4为第四mos管，ctb为第一电容，crb 为第二电容，411为比较器，412为d触发器。
具体实施方式
52.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，基于本实用新型实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型实施例保护的范围。
53.请参阅图3，图3为本实用新型实施例提供的一种多芯片封装中信号互联线等效负载的评估电路的连接示意图，该电路包括：第一模拟电路110、第二模拟电路120和信号比较模组130。
54.第一模拟电路110，包括多芯片封装中的目标信号互连线111，用于获取所述目标信号互连线111的目标模拟信号量。
55.具体的，多芯片封装中的信号互连线，可以是多个芯片之间的连线，还可以是芯片与封装壳之间的连线。这里，芯片可以是封装后的芯片，也可以是裸片(即晶圆经过加工厂生产、切割、测试后没有经过封装的芯片)。目标信号互联线可以是多芯片封装中需要检测出负载的一条或多条信号互连线。
56.这里，由于信号互连线的实际尺寸在纳米至微米级别，其等效电阻和等效电感均非常小，因而可以将信号互联线的等效负载视为等效电容。本实施例中，第一模拟电路110就是基于该等效电容构建的，用来获取表征该等效电容大小的模拟信号量。
57.具体的，目标模拟信号量可以采用电流、电压或频率等模拟量形式，相对应的，第一模拟电路110可以采用rc振荡电路，以获得信号互联线对应的等效电容的振荡信号，也可以采用电容充放电路，以获得信号互联线对应的等效电容的充电电压或放电电压，还可以采用环形振荡器，以获得信号互联线对应的等效电容对应的振荡信号频率，当然，还可以采用其他基于电容的模拟电路来构建本实施例中的第一模拟电路110，来实现获取目标信号互连线111的目标模拟信号量的目的，具体实现方式在此不予以限制。
58.第二模拟电路120，包括可调电容121，用于获取所述可调电容121在不同电容值下的电容模拟信号量。
59.具体的，可调电容121设有控制端，当可调电容121接收到调整电容值的指令时，可调电容121可以根据指令，调整其电容大小。
60.电容模拟信号量可以采用电流、电压或频率等模拟量形式，相对应的，第二模拟电路120可以可以采用电容充放电路，以获得可调电容121的充电电压或放电电压，还可以采用环形振荡器，以获得可调电容121对应的振荡信号频率，当然，还可以采用其他基于电容的模拟电路来构建本实施例中的第二模拟电路120，来实现获取可调电容121在不同电容值下的电容模拟信号量的目的，具体实现方式在此不予以限制。
61.信号比较模组130，用于获取所述目标模拟信号量和所述电容模拟信号量的比较结果，以在所述电容模拟信号量与所述目标模拟信号量的差异小于设定阈值时，将当前可
调电容的电容值，等效为所述目标信号互连线111的负载。
62.在实际应用中，信号比较模组130可以根据第一模拟电路110和第二模拟电路120获取的模拟信号量类型来进行设置。如果模拟信号量类型采用电压形式，信号比较模组130可以采用比较器411电路来实现；如果模拟信号量类型采用频率形式，则可以直接获取频率数值，以实现信号比较模组130的功能；当然还可以直接将第一模拟电路110和第二模拟电路120获取的模拟信号量输出至示波器中，从而利用示波器，获得目标模拟信号量和电容模拟信号量的比较结果，而信号比较模组130的具体实现方式，在此均不予以限制。
63.当可调电容121的电容值调整合适，电容模拟信号量与目标模拟信号量的差异小于设定阈值，则将当前的可调电容121对应的负载，等效为目标信号互连线 111的等效负载。
64.这里，电容模拟信号量与目标模拟信号量的差异可以采用比例的形式，也可以采用模拟信号量的差值的形式，对应的设定阈值可以根据实际情况灵活选择。
65.本实施例的工作原理：
66.如图4所示为图3的工作原理示意图，第一模拟电路110能够获取目标信号互连线111的目标模拟信号量，第二模拟电路120能够获取可调电容121在不同电容值下的电容模拟信号量，信号比较模组130能够获取目标模拟信号量和电容模拟信号量的比较结果，从而能够使控制器(例如多芯片封装中的某个芯片，或者多芯片封装外部的上位机等)根据该比较结果，下发电容调整指令，调整可调电容121的电容值，直至电容模拟信号量与目标模拟信号量的差异小于设定阈值。
67.本实施例中，将目标信号互连线111的目标模拟信号量表征为目标信号互连线111的等效负载，当可调电容121的电容模拟信号量与目标信号互连线111的目标模拟信号量表征之间的差异较小时，即可通过当前的可调电容121，表征出目标信号互连线111的等效负载，从而实现了多芯片封装中目标信号互连线111 的等效负载的准确评估。
68.在多芯片封装中，目标信号互连线111可以是多芯片封装中任意两个芯片之间的信号互联线，也可以是多芯片封装中任意一个芯片与封装底座之间的信号互联线，在此不予以限制。
69.在实际应用中，第一模拟电路110可以为第一振荡电路；其中，目标信号互连线111为第一振荡电路电容；而第二模拟电路120为第二振荡电路；其中，可调电容121为第二振荡电路电容。
70.当然振荡发生器还可以采用环形振荡器，第一模拟电路110可以为第一环形振荡器；第二模拟电路120可以为第二环形振荡器，此时输出的振荡信号即为频率信号。
71.为了精简第一模拟电路110和第二模拟电路120的结构，减少电路尺寸，本实施例还提供了一种第一环形振荡器和第二环形振荡器的精简方案，具体将第一环形振荡器和第二环形振荡器设置在公共环形振荡器中，以减少器件尺寸。具体方案为：
72.目标信号互连线111可以包括至少一组信号互连线组合112；其中，每组信号互连线组合112均包括串联的两条信号互联线。
73.具体的，由于单根信号互联线对应的等效电容过小，目标信号互连线111可以选择多根信号互联线，以增加目标信号互连线111的等效电容值，减少环形振荡器输出的振荡频率，方便测试。由于评估电路设置在多芯片封装的微系统中的一个芯片中，目标信号互连线
111中的信号互联线可以分为若干个(大于等于一个)的信号互连线组合112，每个信号互连线组合112中的信号互连线均两两分组，整体串联，这样可以使得每个信号互连线组合112的输入端和输出端均位于一侧，方便接线。
74.如图5所示为本实用新型实施例提供的公共环形振荡器的连接示意图，其中，公共环形振荡器包括延时模组210和与非门逻辑电路220。
75.具体的，与非门逻辑电路220的输出端连接延时模组210的输入端；延时模组210的输出端连接非门逻辑电路的输入端；这样与非门逻辑电路220输出的反相信号经延时模组210的延时，重新回到与非门逻辑电路220的输入端，再次经与非门逻辑电路220反相输出，从而在与非门逻辑电路220输出端形成了时钟频率信号。
76.延时模组210包括至少一个延时单元310；其中，每组信号互连线组合112 均对应一个延时单元310。如图6所示为本实用新型实施例提供的延时单元310 的连接示意图，延时单元310包括输入缓冲器311、第一选择器312、第二选择器313和输出缓冲器314；输出缓冲器314的输出端连接第一选择器312的输入端；第一选择器312的第一输出端通过延时单元310对应的信号互连线组合112 连接第二选择器313的第一输入端；第一选择器312的第二输出端和第二选择器 313的第二输入端均通过可调电容接地；第二选择器313的输出端连接输出缓冲器314的输入端。第一环形振荡器和第二环形振荡器可以通过延时单元中的第一选择器和第二选择器的控制实现切换。
77.公共环形振荡器还包括：第一缓冲器230和分频器240；与非门逻辑电路220 的输出端通过第一缓冲器230连接所述分频器240的输入端。这样，通过第一缓冲器230和分频器240的作用，进一步降低与非门逻辑电路220输出的时钟频率信号的频率，方便之后对时钟频率信号的比较分析。
78.如图7所示为图5所示公共环形振荡器的工作过程波形示意图，其中，en 为公共环形振荡器的使能信号，ev_ctrl为待评估器件选择信号(当 ev_ctrl＝0,选择目标信号互连线111，当ev_ctrl＝1，选择可调电容121)，由于本实施例中，采用频率值来比较两路模拟信号量的差异，直接选择ev_out作为信号比较模组130的输出信号，cfgcap<k:0>具体为可调电容121的电容调整指令。
79.图5所示公共环形振荡器的的具体工作过程为：
80.1.t0～t1：使能信号en拉高，环形振荡器开始工作；此时，ev_ctrl为低，选择目标信号互连线111作为待测器件；输出信号ev_out的时钟频率为fref；
81.2.t1～t2：ev_ctrl为拉高，选择内部可调电容121作为待测器件；此时， cfgcap<k:0>对应的值为1，输出ev_out的时钟频率为fcon_1，fcon_1大于 fref；
82.3.t2～t3：继续配置cfgcap<k:0>信号对应的值为2，输出ev_out的时钟频率为fcon_2，fcon_2大于fref；
83.4.t3～t5：继续配置cfgcap<k:0>信号对应的值为j(3<＝j<＝2^k),输出 ev_out的时钟频率为fcon_j，比较fcon_j与fref的大小直到相等或相近，则记录此时cfgcap<k:0>信号对应的值为eq；
84.5.t5:使能信号en拉低，环形振荡器停止工作，整个信号互连线等效负载评估过程结束，cfgcap<k:0>信号保持其对应值eq。
85.如果不相等，返回到第4步，继续配置cfgcap<k:0>，直到rref和rcon 相等，并存储
此时控制信号cfgcap<k:0>对应的值，评估结束。
86.此时，控制信号cfgcap<k:0>对应的可调电容121的电容值，就视为目标信号互连线111的等效电容。
87.当然，实际应用中，还可以采用电容充放电电路来构建第一模拟电路110和第二模拟电路120。此时，第一模拟电路110为第一充放电路；其中，目标信号互连线111为第一充放电路的充放电容；第二模拟电路120为第二充放电路；其中，可调电容121为充放电路的电容。
88.如图8所示为本实用新型实施例提供的多芯片封装中信号互联线等效负载的评估电路的连接示意图，具体的：
89.第一充放电路包括第一电流源it、第一mos管m1、第二mos管m2和第一电容ctb；第二充放电路包括第二电流源ir、第三mos管m3、第四mos管 m4和第二电容crb；第一电流源it经第一mos管m1、目标信号互连线111和第一电容ctb接地；目标信号互连线111远离第一电容ctb的一端经第二mos 管m2接地；第二电流源ir经第三mos管m3和可调电容接地；第四mos管 m4和第二电容crb均与可调电容并联；第一mos管m1的栅极分别连接第二mos管m2的栅极、第三mos管m3的栅极和第四mos管m4的栅极。
90.具体的，第一mos管m1和第二mos管m2的沟道类型不同；第三mos 管m3和第四mos管m4的沟道类型不同；第一mos管m1和第三mos管m3 的沟道类型相同。即若第一mos管m1和第三mos管m3为pmos管，第二 mos管m2和第四mos管m4为nmos管；若第一mos管m1和第三mos 管m3为nmos管，第二mos管m2和第四mos管m4为pmos管。
91.具体的，第一电容ctb和第二电容crb的电容值可以相等，第一电流源it和第二电流源ir输出的电流值可以相等，方便评估的进行。
92.信号比较模组130包括比较器411和d触发器412；比较器411的第一输入端连接第一mos管m1的漏极；比较器411的第二输入端连接第三mos管m3 的漏极；比较器411的输出端连接d触发器412的d端；第一mos管m1的栅极通过反相器连接d触发器412的cp端。
93.如图9所示为图8所示的多芯片封装中信号互联线等效负载的评估电路的工作过程波形示意图，其工作过程如下：
94.1.t0～t1：使能信号en拉高，信号互联线等效负载的评估电路开始工作；配置cfgcap<k:0>对应的值为1；评估控制信号ev_ctrl拉高，参考电流分别对可调电容121和目标信号互联线的等效负载电容进行充电；经过一段时间δt (由en_ctrl信号决定)后，评估控制信号ev_ctrl拉低，充电结束，比较器411对可调电容121和目标信号互联线等效电容上的电压vref和vcon进行比较，如vref高于vcon，其结果由d触发器412锁存后输出ev_out为低；
95.2.t1～t2：继续配置cfgcap<k:0>对应的值为2；
96.3.t2～t7:重复t0～t1阶段的操作，直到输出信号ev_out拉高，则可调考电容和目标信号互联线等效负载电容的电容值相等或相近，记录cfgcap<k:0>信号对应的值为eq；
97.4.t8:使能信号en拉低，评估电路停止工作，整个信号互连线等效负载评估过程结束，cfgcap<k:0>信号保持其对应值eq。
98.上述实施例中存在以下有益效果：
99.1.对于封装后的芯片，通过本实施例，可准确地得到信号互联线等效负载电容的
电容值，而不是一个大概的范围；
100.2.通过本实施例完成评估后，得到的可调电容121配置信号 cfgcap<k:0>＝eq可用于优化配置各个芯片输出驱动的驱动能力，从而在信号完整性和电源完整性之间有个很好的折中。
101.基于与方法同样的实用新型构思，本实用新型实施例还提供了一种信号互连线的负载的获取方法，如图10所示为该获取方法的流程图。该方法是基于上文任一所述的评估电路设置的，具体包括：
102.步骤11，获取多芯片封装中目标信号互连线111的目标模拟信号量。
103.其中，所述目标模拟信号量包括目标频率信号量、目标电压信号量或目标电流信号量。
104.步骤12，调整可调电容121的电容值，使所述可调电容121的当前模拟信号量与所述目标模拟信号量之间的差异小于设定阈值，获取所述可调电容121的当前电容值。
105.步骤13，将所述当前电容值，等效为所述目标信号互连线111的负载。
106.在获得目标信号互连线111的信号互联负载之后，该方法还包括：
107.步骤21，根据所述目标信号互连线111的负载，调整所述目标信号互连线111对应的芯片的驱动能力。
108.基于与方法同样的实用新型构思，本实用新型实施例还提供了一种信号互连线的负载的获取装置，如图11所示为该获取装置的结构示意图。该装置是基于上文任一所述的评估电路设置的，具体包括：
109.第一获取模块31，用于获取多芯片封装中目标信号互连线111的目标模拟信号量；其中，所述目标模拟信号量包括目标频率信号量、目标电压信号量或目标电流信号量；
110.第二获取模块32，用于调整可调电容121的电容值，使所述可调电容121的当前模拟信号量与所述目标模拟信号量之间的差异小于设定阈值，获取所述可调电容121的当前电容值；
111.第三获取模块33，用于将所述当前电容值，等效为所述目标信号互连线111 的负载。
112.在一种可能的实施例中，所述装置还包括：
113.驱动能力调整模块，用于根据所述目标信号互连线111的信号互联负载，调整所述目标信号互连线111对应的芯片的驱动能力。
114.基于与前述实施例中同样的实用新型构思，本实用新型实施例还提供一种多芯片封装的微系统，包括上文任一所述的评估电路。其中，所述评估电路设置在多芯片封装的微系统中任一芯片之中所述评估电路。
115.如图12为本实用新型实施例提供的一种多芯片封装的微系统的原理示意图，其中包含有2颗用以实现不同功能的芯片diea和dieb，diea由核心电路 diea_core和输入输出电路ioa组成，实现如控制、计算等功能；dieb，由核心电路dieb_core和输入输出电路iob组成,实现如存储、数/模转换、数据交换等功能)；信号互联线31～3n正是实现了输入输出信号io_1～io_n在物理上的电连接。
116.相对于图2，增加了信号互联线等效负载的评估电路(evaluator)(本实施例放diea芯片中，实际可根据应用场景需求灵活设置)、待测目标信号互联线阵列3ev_1～3ev_
n、可调电容121配置信号互联线3ev_0；其中，目标信号互联线阵列3ev_1～3ev_n与信号互联线31～3n对应设置。信号互联线等效负载的评估电路的cfgcap<k:0>、ev_ctrl、en信号来自核心电路diea_core，其输出信号 ev_out接到片外，同时cfgcap<k:0>连接到diea的输出驱动器及通过信号互联线3ev_0连接到dieb的输出驱动器。
117.当然，还可以在存储器芯片中每两个芯片之间设置一个上文所述的评估电路，还可以在存储器芯片中每个芯片与封装底座之间设置一个上文所述的评估电路。
118.基于与前述实施例中同样的实用新型构思，本实用新型实施例还提供一种计算机系统，包括多芯片封装的微系统，所述多芯片封装的微系统执行上文任一所述的方法的步骤。
119.本实用新型实施例中提供的技术方案，至少具有如下技术效果或优点：
120.本实用新型实施例根据信号互联线的实际尺寸，将其真实负载等效为等效电容，由于该等效电容较小，直接测量较为困难，本实用新型中基于目标信号互连线构建了第一模拟电路，用来获取目标信号互连线的目标模拟信号量，并基于可调电容构建了第二模拟电路，用来获取可调电容在不同电容值下的电容模拟信号量，之后利用信号比较模组比较电容模拟信号量与目标模拟信号量的差异，最后可以将电容模拟信号量与目标模拟信号量的差异小于设定阈值时的可调电容的电容值，等效为所述目标信号互连线的负载，从而准确地评估出了多芯片封装中的信号互联负载。
121.尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
122.显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包括这些改动和变型在内。