半导体元件及其制作方法与流程

1.本发明涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(magnetoresistive random access memory,mram)及其制作方法。


背景技术：

2.已知，磁阻(magnetoresistance,mr)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(mram)，其优点是在不通电的情况下可以继续保留存储的数据。
3.上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,gps)的电子罗盘(electronic compass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,amr)感测元件、巨磁阻(gmr)感测元件、磁性隧道结(magnetic tunneling junction,mtj)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。


技术实现要素：

4.本发明一实施例公开一种制作半导体元件的方法。首先形成一第一金属间介电层于基底上，然后形成一接触洞于第一金属间介电层内，形成一下电极层于接触洞内，形成一磁性隧道结(magnetic tunneling junction,mtj)堆叠结构于下电极层上，再去除mtj堆叠结构以形成一mtj于一下电极上，其中下电极突出于第一金属间介电层顶部。
5.本发明另一实施例公开一种半导体元件，其主要包含一第一金属间介电层设于基底上、一下电极设于第一金属间介电层内并突出于第一金属间介电层顶部、一磁性隧道结(magnetic tunneling junction,mtj)设于下电极上以及一上电极设于mtj上。
附图说明
6.图1至图6为本发明一实施例制作一半导体元件的方式示意图。
7.主要元件符号说明
8.12:基底
9.14:mtj区域
10.16:层间介电层
11.18:金属内连线结构
12.20:金属间介电层
13.22:金属内连线
14.24:阻障层
15.26:金属层
16.28:停止层
17.30:金属间介电层
18.32:接触洞
19.34:衬垫层
20.36:下电极层
21.38:mtj堆叠结构
22.40:上电极层
23.42:硬掩模
24.44:固定层
25.46:阻障层
26.48:自由层
27.50:下电极
28.52:mtj
29.54:上电极
30.56:遮盖层
31.58:金属间介电层
32.60:金属内连线
具体实施方式
33.请参照图1至图6，图1至图6为本发明一实施例制作一半导体元件，或更具体而言一mram单元的方式示意图。如图1至图6所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一磁性隧道结(magnetic tunneling junction,mtj)区域14以及一逻辑区域(图未示)。
34.基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,mos)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayer dielectric,ild)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等mos晶体管元件，其中mos晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖mos晶体管，且层间介电层16可具有多个接触插塞电连接mos晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
35.然后于层间介电层16上形成金属内连线结构18电连接前述的接触插塞，其中金属内连线结构18包含一金属间介电层20以及金属内连线22镶嵌于金属间介电层20中。在本实施例中，金属内连线结构18中的各金属内连线22较佳包含一沟渠导体(trench conductor)或接触洞导体(via conductor)，其中各金属内连线22均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层20中并彼此电连接。例如各金属内连线22可更细部包含一阻
障层24以及一金属层26，其中阻障层24可选自由钛(ti)、氮化钛(tin)、钽(ta)以及氮化钽(tan)所构成的群组，而金属层26可选自由钨(w)、铜(cu)、铝(al)、钛铝合金(tial)、钴钨磷化物(cobalt tungsten phosphide，cowp)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺乃本领域所熟知技术，在此不另加赘述。此外在本实例中金属层26较佳包含铜而金属间介电层20较佳包含氧化硅。
36.接着依序形成一停止层28以及一金属间介电层30于金属内连线结构18上，利用一光刻暨蚀刻制作工艺去除部分金属间介电层30及部分停止层28以形成接触洞32并暴露出金属内连线22顶部。在本实施例中停止层28可包含氮掺杂碳化物层(nitrogen doped carbide,ndc)、氮化硅、或氮碳化硅(silicon carbon nitride,sicn)，金属间介电层30则可包含一超低介电常数介电层，其可包含多孔性介电材料例如但不局限于氧碳化硅(silicon oxycarbide,sioc)。
37.如图2所示，然后形成一衬垫层34以及一下电极层36于接触洞32内并填满接触洞32。在本实施例中，衬垫层34以及下电极层36较佳包含不同材料，其中衬垫层34较佳包含钛而下电极层36则较佳包含氮化钛。
38.如图3所示，接着进行一平坦化制作工艺例如利用化学机械研磨(chemical mechanical polishing,cmp)制作工艺去除部分下电极层36使剩余的下电极层36顶部略微降低但仍高于金属间介电层30顶部。
39.如图4所示，接着形成一mtj堆叠结构38、一上电极层40以及一硬掩模42于下电极层36上。在本实施例中，形成mtj堆叠结构38的方式可先依序形成一固定层(pinned layer)44、一阻障层(barrier layer)46以及一自由层(free layer)48。在本实施例中，固定层44可以是由反铁磁性(antiferromagnetic,afm)材料所构成者，例如铁锰(femn)、铂锰(ptmn)、铱锰(irmn)、氧化镍(nio)等，用以固定或限制邻近层的磁矩方向。阻障层46可由包含氧化物的绝缘材料所构成，例如氧化铝(alo
x
)或氧化镁(mgo)，但均不局限于此。自由层48可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,cofeb)，但不限于此。其中，自由层48的磁化方向会受外部磁场而「自由」改变。另外上电极层40较佳包含导电材料例如但不局限于钽(ta)、铂(pt)、铜(cu)、金(au)、铝(al)、氮化钛(tin)且最佳包含氮化钛，硬掩模42则较佳包含氧化硅。
40.如图5所示，然后利用一图案化掩模(图未示)例如一图案化光致抗蚀剂为掩模进行一道或一道以上蚀刻制作工艺去除部分硬掩模42、部分上电极层40、部分mtj堆叠结构38以及部分下电极层36形成下电极50、mtj 52设于下电极50上以及上电极54设于mtj 52上。需注意的是，本实施例于图案化mtj堆叠结构38所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ion etching,rie)以及/或离子束蚀刻制作工艺(ion beam etching,ibe)，且由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30上表面可略低于金属内连线32上表面且金属间介电层30上表面可呈现一弧形或曲面(未示于图5)。
41.如图6所示，随后形成一遮盖层56于mtj 52上并覆盖金属间介电层30表面，一金属间介电层58于遮盖层56上，再进行一道或一道以上光刻暨蚀刻制作工艺去除部分金属间介电层58及部分遮盖层56形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如cmp以形成金属内连线60连接下方的上电极50。
42.在本实施例中，遮盖层56较佳包含氮化硅，但又可依据制作工艺需求选用其他介
电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。如同前述所形成的金属内连线，设于金属间介电层58内的各金属内连线60均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层内。例如各金属内连线60可更细部包含一阻障层以及一金属层，其中阻障层可选自由钛(ti)、氮化钛(tin)、钽(ta)以及氮化钽(tan)所构成的群组，而金属层可选自由钨(w)、铜(cu)、铝(al)、钛铝合金(tial)、钴钨磷化物(cobalt tungsten phosphide,cowp)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
43.请再参照图6，图6又揭露本发明一实施例的一种半导体元件的结构示意图。如图6所示，半导体元件主要包含金属间介电层20设于基底12上、金属内连线22设于金属间介电层20内、金属间介电层30设于金属间介电层20上、下电极50设于金属间介电层30内并突出于金属间介电层30顶部、mtj 52设于下电极50上以及上电极54设于mtj 52上以及衬垫层34设于下电极50以及金属内连线30之间。
44.在本实施例中，衬垫层34以及下电极50包含不同材料，其中衬垫层34较佳包含金属例如钛，下电极50包含金属氮化物例如氮化钛，衬垫层34顶部可略低于或是切齐周围的金属间介电层30顶部但又低于下电极36顶部，且衬垫层34包含u形剖面。
45.一般而言，mtj下方用来连接下电极与铜金属内连线之间的金属内连线通常是由钨所构成，而利用离子束蚀刻制作工艺来图案化mtj堆叠结构的时候容易侵蚀到钨所构成的金属内连线使钨金属再次喷溅到mtj侧壁造成短路。为了改善此问题本发明较佳以氮化钛来取代原本由钨所构成的金属内连线材料并将设于mtj下方的下电极与下电极正下方的金属内连线结合在一起而形成一整合结构，藉此避免图案化mtj堆叠结构时因钨金属的喷溅而造成短路。
46.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。