事件驱动的图像传感器及其读取方法与流程

1.本公开总体上涉及用于图像或深度检测的传感器阵列的领域，并且尤其涉及事件驱动的像素阵列及其读取方法。


背景技术：

2.包括成像像素的阵列的图像传感器能够检测来自图像场景的照明，并且能够在每个像素处临时存储代表检测到的照明的电信号(通常是电荷量)。通常以同步方式从整个阵列逐行读出存储在像素处的信号。
3.这种读出方法的缺点是，它相对耗时且耗能，特别是对于大像素阵列而言。此外，在许多应用中，尤其是那些涉及某种程度的场景跟踪的应用，可能会存在相对较长的时间段，在此期间不存在要捕获的兴趣点，和/或在任何给定时间处像素阵列内可能只存在一个或几个相对较小的感兴趣区域。事件驱动的像素阵列旨在为此类应用提供速度和能耗方面的显着收益。
4.在事件驱动的图像传感器中，每个像素能够在其检测到事件时向阵列周围的读出电路发信号。然后，读出电路应确定检测到事件的像素的像素坐标，并且在某些情况下，读出被存储在像素中或其他位置的值。
5.问题在于，现有技术中的事件驱动传感器的实施方式相对复杂，这意味着能量效率和速度方面的增益远非最佳。


技术实现要素：

6.在本领域中需要一种改进的事件驱动的像素阵列及其读取方法，其至少部分地解决了现有技术中的一个或多个问题。
7.根据一个实施例，提供了一种事件驱动传感器，包括：像素阵列；列读出电路，其耦接到所述像素阵列的列输出线路，对于所述列输出线路中的每个，所述列读出电路包括耦接到列输出的列寄存器单元(108)，所述列寄存器单元彼此串联耦接以传播第一令牌，其中，每个列寄存器单元被配置为：当在所述列输出线路上指示事件的检测时，在其接收到所述第一令牌时激活列事件输出信号；和/或行读出电路，其耦接到所述像素阵列的行输出线路，对于所述行输出线路中的每个，或者对于所述行输出线路的多个子群组中的每个，所述行读出电路包括耦接到一个或多个行输出线路的行寄存器单元，所述行寄存器单元彼此串联耦接以传播第二令牌，其中，每个行寄存器单元被配置为：当在所述行输出线路上或所述子群组的行输出线路之一上指示事件时，在其接收到所述第二令牌时激活行事件输出信号。
8.根据一个实施例，所述列输出线路是列读出请求线路，所述列读出电路还耦接至所述像素阵列的确认列线路，并且其中，所述行输出线路是行读出请求线路，所述行读出电路还耦接到所述像素阵列的确认行线路。
9.根据一个实施例，所述阵列的第一像素被配置为响应于检测到的事件而进行以下
任一个：在所述第一像素的列的列读出请求线路上断言(assert)列读出请求，并且响应于所述确认列线路上的确认信号而在所述第一像素的行的行读出请求线路上断言行读出请求；或者在所述第一像素的行的行读出请求线路上断言行读出请求，并且响应于所述确认列线路上的确认信号而在所述第一像素的列的列读出请求线路上断言列读出请求。
10.根据一个实施例，所述阵列的第一像素还被配置为响应于在所述确认列和行线路上断言所述确认信号而使所述列和行读出请求去激活。
11.根据一个实施例，每个列输出线路是耦接到其列的每个像素的共享列输出线路，并且每个行输出线路是耦接到其行的每个像素的共享行输出线路。
12.根据一个实施例，每个列输出线路以菊花链方式耦接到其列的每个像素，并且每个行输出线路以菊花链方式耦接到其行的每个像素。
13.根据一个实施例，对于行输出线路的多个子群组中的每个，所述行读出电路包括耦接到子群组的行输出线路的行寄存器单元，所述行读出电路还包括模式生成电路，其被配置为生成指示在其上发生了所述事件的子群组的行的位模式。
14.根据另一方面，提供了一种从事件驱动传感器的像素中读出事件的方法，所述方法包括：通过列读出电路的列寄存器单元的系列传播第一令牌，其中，所述列读出电路耦接到所述传感器的像素阵列的列输出线路，对于每个列输出线路，所述列读出电路包括耦接到所述列输出线路的列寄存器单元之一；当在所述列输出线路上指示事件时，由所述列寄存器单元之一在其接收到所述第一令牌时激活列事件输出信号；并且在所述第一令牌的传播和所述列事件输出信号的激活之前或之后：通过行读出电路的行寄存器单元的系列传播第二令牌，其中，所述行读出电路耦接到所述像素阵列的行输出线路，对于每个行输出线路，所述行读出电路包括耦接到行输出线路的行寄存器单元之一；并且当在行输出线路上指示事件时，由所述行寄存器单元之一在其接收到所述第二令牌时激活行事件输出信号。
15.根据一个实施例，所述列输出线路是列读出请求线路，所述列读出电路还耦接至所述像素阵列的确认列线路，并且其中，所述行输出线路是行读出请求线路，所述行读出电路还耦接至所述像素阵列的确认行线路。
16.根据一个实施例，该方法还包括：响应于检测到的事件，由所述阵列的第一像素来进行以下任一个：在第一像素的列的列读出请求线路上断言列读出请求，并且响应于所述确认列线路上的确认信号而在所述第一像素的行的行读出请求线路上断言行读出请求；或者在第一像素的行的行读出请求线路上断言行读出请求，并且响应于所述确认列线路上的确认信号而在所述第一像素的列的列读出请求线路上断言列读出请求。
17.根据一个实施例，该方法还包括：响应于所述确认信号在所述确认列和行上被断言，由所述阵列的第一像素来使所述列和行读出请求去激活。
18.根据一个实施例，对于行输出线路的多个子群组中的每个，所述行读出电路包括耦接到子群组的行输出线路的行寄存器单元，该方法还包括由所述行读出电路的模式生成电路生成指示在其上发生了所述事件的子群组的行的位模式。
附图说明
19.将在以下参考附图借由图示而非限制给出的具体实施例的描述中详细描述上述特征和优点以及其他，其中：
20.图1示意性地示出了事件驱动传感器；
21.图2a示意性地示出了根据本公开的示例实施例的事件驱动传感器的像素；
22.图2b示意性地示出了根据本公开的另一示例实施例的事件驱动传感器的像素；
23.图3示意性地示出了根据本公开的示例实施例的事件驱动传感器；
24.图4是表示在图3的事件驱动传感器中读取像素的方法中的操作的流程图；
25.图5更详细地示意性地示出了根据示例实施例的图3的列寄存器；
26.图6更详细地示意性地示出了根据示例实施例的图3的行寄存器；
27.图7是示出读取图3的传感器的同一列中的两个像素的示例的时序图；
28.图8是示出读取图3的传感器的同一行中的两个像素的示例的时序图；
29.图9是表示根据本公开的示例实施例的飞行时间像素操作的时序图；
30.图10示意性地示出了根据本公开的示例实施例的行读出电路；
31.图11更详细地示意性地示出了图10的行读出电路的行寄存器；
32.图12示意性地示出了根据本公开的示例实施例的包括图10的行读出电路的事件驱动传感器；
33.图13是示出读取图12的传感器的同一列中的两个像素的示例的时序图；并且
34.图14示意性地示出了根据本公开的又一示例实施例的事件驱动传感器。
具体实施方式
35.在各个附图中，相似的特征已经由相似的附图标记指定。特别地，在各个实施例当中共同的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料特性。
36.为了清楚起见，仅示出和详细描述了对于理解本文描述的实施例有用的操作和元件。特别地，本文描述的一些实施例涉及图像传感器，诸如rgb(红色、蓝色、绿色)传感器，而其他实施例涉及基于飞行时间的所谓的深度传感器。这两种类型的传感器的技术实施方式对于本领域技术人员而言是众所周知的，并且没有详细描述。
37.除非另有指示，否则当提及连接在一起的两个元件时，这表示没有导体以外的任何中间元件的直接连接，并且当提及耦接在一起的两个元件时，这表示这两个元件可以连接或者它们可以经由一个或多个其他元件耦接。
38.在以下公开中，除非另有指示，否则当提及绝对位置限定词(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置限定词(诸如术语“上方”、“下方”、“较高”、“较低”等)或取向限定词(诸如“水平”、“垂直”等)时，参考图中所示出的取向。
39.除非另有指定，否则表述“约”、“大概”、“基本上”和“大约”表示在10％以内，并且优选地在5％以内。
40.图1示意性地示出了事件驱动传感器100，该事件驱动传感器100包括以行和列布置的像素的阵列102、列读出电路104和行读出电路106。
41.列读出电路104包括用于每列的列事件检测电路108、和列编码器(x编码器)110，其耦接到提供了列地址(x地址)的列事件检测电路106。
42.行读出电路106包括用于每列的行事件检测电路112、和行编码器(y编码器)114，其耦接到提供了行地址(y地址)的行事件检测电路112。
43.在图1中表示了像素阵列102的三个像素116、118和120，这些像素分别位于地址(x1，y1)、(x2，y2)和(x2，y1)。因此，像素120与像素116位于同一行，并且与像素118位于同一列。事件驱动传感器的一个挑战是能够避免地址冲突，并且从而当同一列和/或同一行中的多于一个像素同时发信号通知事件时正确编码事件的像素地址。实际上，如果地址(x1，y1)和(x2，y2)处的像素116和118都同时发信号通知事件，则存在着像素120的地址(x2，y1)将被错误地指示为任一个或两个事件的坐标的风险。
44.为了解决这个问题，根据本公开的实施例，例如在像素与列和行读出电路104、106之间实施握手协议，并且基于令牌的优先级方案例如由读出电路104、106中的每个实施，如现在将参考图2到图8更详细地描述的。
45.图2a示意性地示出了根据本公开的示例实施例的诸如图1的阵列100之类的事件驱动传感器的像素200。
46.像素200例如包括光敏装置202，其在图2a的示例中被表示为光电二极管。更一般地，装置202是根据其从图像场景接收到的光而生成电信号的任何装置。例如，装置202可以是钉扎(pinned)光电二极管或spad(单光子雪崩二极管)，或者是输出模拟或数字输出信号(诸如表示光强度的电压或电流、光子计数值等)的更复杂的装置。
47.像素200例如耦接到共享列线路204和206以及共享行线路208和210。共享列线路204、206例如耦接到像素阵列的列的至少两个像素、并且通常地所有像素，并且共享行线路208、210例如耦接到像素阵列的行的至少两个像素、并且通常地所有像素。
48.共享列线路204例如是列读出请求线路，像素200通过在其上断言列请求信号来指示其何时检测到事件。共享列线路206例如是确认线路，像素200在其上接收到指示该请求已经被对应的列事件检测电路登记的列确认信号ackx(下面更详细地描述)。
49.共享行线路208例如是行读出请求线路，像素200通过在其上断言请求信号来指示其何时检测到事件，并且在列确认线路206上接收到了确认ackx。共享行线路210例如是确认线路，像素200在其上接收到指示该请求已经被对应的行事件检测电路登记的行确认信号acky(下面更详细地描述)。
50.像素200例如被配置为基于由装置202产生的电信号或值来检测事件，并且作为响应在线路204上断言请求信号然后，像素200例如被配置为检测何时在线路206上断言确认信号ackx，并且作为响应在线路208上断言请求信号然后，像素200例如被配置为检测何时在线路210上断言确认信号acky，并作为响应重新初始化其事件检测机制。
51.为了执行这些功能，像素200例如包括事件检测电路(event det)212，其输入端耦接到装置202，并且输出端耦接到存储器电路214。事件检测电路212例如由信号gate激活，其例如是针对阵列的所有像素的公共信号。存储器电路214被配置为在其输出端q处存储事件检测状态，直到事件已经被列和行事件检测电路登记为止。在一些实施例中，存储器电路214由sr(置位
‑
复位)触发器(flip
‑
flop)实施，其中触发器214的置位输入端s接收事件检测电路212的输出。然而，基于任何双稳态装置的其他实施方式是可能的。
52.在一些实施例中，存储器电路214的输出端耦接至与门216的一个输入端，与门216的另一输入端耦接至另一存储器电路218的输出端。该另一存储器电路例如在输入端处接收信号init，该信号init指示像素电路200何时变为活动的，并因此能够向读出电路用信号
通知事件。在一些实施例中，通过sr触发器218在其置位输入端s处接收信号init来实施存储器电路218。
53.与门216的输出端例如激活开关220，该开关220被配置为断言请求信号在一些实施例中，请求信号为低电平有效，并且开关220由晶体管(诸如，n沟道mos(nmos)晶体管)实施，其栅极耦接至与门216的输出端，并经由其主导电节点将线路204耦接到地。在这种情况下，线路204例如在像素阵列的一个边缘处经由电阻器222耦接到电源电压vdd。当然，通过将nmos晶体管替换为pmos晶体管并反转其相应的数字输入命令，线路204将同样可以是高电平有效。
54.当在线路206上断言了确认信号ackx时，与门216的输出还例如致使请求信号在线路208上被断言。例如，当两个开关224、226被激活，其中开关224被与门216的输出激活而开关226被确认信号ackx激活时，断言了请求信号在一些实施例中，请求信号为低电平有效，并且开关224、226彼此串联耦接在线路208与地之间。例如，开关224、226由经由其主导电节点串联耦接的晶体管(诸如，nmos晶体管)来实施，开关224的栅极耦接至与门216的输出端，并且开关226的栅极耦接至线路206。在这种情况下，线路208例如在像素阵列的一个边缘处经由电阻器228耦接到电源电压vdd。当然，通过将nmos晶体管替换为pmos晶体管并反转其相应的数字输入命令，线路208同样可以是高电平有效的。
55.像素200中的事件检测机制的重新初始化例如由与门230执行，与门230例如使其输入端之一耦接至确认线路206，其另一个输入端耦接至确认线路210，并且其输出端耦接到存储器电路214、218，以便复位它们的状态。在存储器电路214、218是sr触发器的情况下，与门230的输出端例如耦接到这些触发器的复位输入端r。
56.信号init例如是用于阵列的所有像素的全局信号。然而，在一些实施例中，信号init也可以对于像素阵列的行和/或列中的像素来说是公共的、但是在行和/或列之间是独立的。例如，这将允许将像素阵列的子区域被定义为感兴趣的区域，从而导致该子区域的更快读出。在init信号是基于行和列的情况下，这也将例如允许选择独立像素的集合，以便避免读出噪声或有缺陷的传感器。在这种情况下，例如，将驱动触发器218的s输入端的附加与门添加到每个像素。它的输入端将连接到由x和y外围电路(诸如移位寄存器)驱动的列和行线路。例如，将在运行图像采集之前执行针对所选像素的激活序列。
57.在可替选实施例中，像素200始终是活动的，并且因此不提供初始化信号init。在这样的实施例中，可以省略存储器电路218和与门216，例如，开关220和224直接由存储器电路214的q输出端控制。
58.像素200例如能够检测事件，并且能够请求该事件检测状态的读出。另外，在一些实施例中，除了事件检测状态之外，像素200还可被配置为输出检测值，诸如光强度值或光子计数。在这种情况下，例如，到附加的共享列或行线路的输出端是从每个像素提供的，以便允许输出该信号。
59.图2b示意性地示出了根据图2a的可替选实施例的事件驱动传感器(诸如图1的阵列100)的像素250。图2b的实施例具有与图2a的实施例共同的某些特征，并且这些特征已经用相同的附图标记进行标记并且将不再详细描述。
60.在图2b的示例中，请求线路204由输入请求线路252和输出请求线路254代替，该输
入请求线路252接收来自像素250上方的列的相邻像素的信号reqxi，而该输出请求线路254向像素250下方的列的相邻像素发送信号reqxo。例如，在该列顶部处的像素将其请求输入线路252耦接至0v接地轨。类似地，请求线路208由输入请求线路256和输出请求线路258代替，该输入请求线路256接收来自像素250左侧的行的相邻像素的信号reqyi，而输出请求线路258将信号reqyo发送至像素250右侧的行的相邻像素。例如，在该行的最左侧处的像素将其请求输入线路256耦接至0v接地轨。
61.因此，在图2b的示例中，请求线路沿着像素的行和列中的每个菊花链式(daisy
‑
chained)的。
62.此外，在图2b的示例中，晶体管220、224和226被或门262、与门264和或门266代替。或门262在其输入端之一处接收与门216的输出端，并且在其另一输入端处在线路252上接收输入请求信号reqxi。或门262的输出端在线路254上提供输出请求信号reqxo。
63.与门264使其输入端之一耦接到与门216的输出端，并且其另一输入端耦接到确认线路206。与门264的输出端耦接到或门266的一个输入端。或门266的另一输入端在线路256上接收输入请求信号reqyi。或门266的输出端在线路258上提供输出请求信号reqyo。
64.像素250的操作类似于图2a的像素200的操作。实际上，当任何像素断言列请求信号reqxo或行请求信号reqyo时，该请求信号将经由任何中间像素被传送到列或行的末端。
65.图3示意性地示出了根据本公开的示例实施例的事件驱动传感器300。传感器300例如包括与图1的阵列100共同的一些特征，并且相似的特征已经用相似的附图标记进行标记。
66.在图3的实施例中，列读出电路104包括由形成列寄存器(x寄存器)的寄存器单元实施的列事件检测电路108，其中电路108中的每个的输出被提供给列编码器(x编码器)110。此外，列读出电路104例如包括控制电路(x ctrl)302，其向列事件检测电路108提供令牌信号ix和时钟信号clkx。电路108例如彼此串联耦接，并且被配置为将由令牌信号ix表示的令牌从串联电路108的一端传播到另一端。例如，时钟信号clkx被提供给电路108中的每个。在一些实施例中，扫描结束检测电路303检测系列中的最后检测电路108何时释放令牌，使得可以在系列的开始处再次注入新的令牌。
67.类似地，行读出电路106例如包括由形成行寄存器(y寄存器)的寄存器单元实施的行事件检测电路112，电路112中的每个的输出被提供给行编码器(y编码器)114。此外，行读出电路106例如包括向行事件检测电路112提供令牌信号iy和时钟信号clky的控制电路(y ctrl)304。例如，令牌信号iy响应于在任意列中生成的信号而被生成，其例如由基于列读出电路106的信号或信号addrx由或树(未示出)来检测。电路112例如彼此串联耦接，并且被配置为将由令牌信号iy表示的令牌从串联电路112的一端传播到另一端。例如，时钟信号clky被提供给电路112中的每个。在一些实施例中，扫描结束检测电路305检测系列中的最后检测电路112何时释放令牌，使得新的令牌准备在系列的开始处再次注入。
68.例如，图3的像素阵列102包括图2a的像素200，其中之一在图3中示出，由请求和确认线路204、206耦接到其列的对应的列事件检测电路108，并且由请求和确认线路208、210耦接到其行的对应的行事件检测电路112。如结合图2a所解释的，请求和确认线路204、206例如在每一列的像素当中是共享的，并且因此例如存在与阵列中的列一样多的请求线路204和确认线路206。类似地，请求和确认线路208、210例如在每一行的像素当中是共享的，
并且因此例如存在与阵列中的行一样多的请求线路208和确认线路210。
69.虽然图3示出了其中列和行读出电路104、106定位于阵列的边缘处的示例，但是在可替选的实施例中，这些电路可以例如定位于其他地方，诸如在堆叠式3d图像传感器的情况下定位于单独的层(tier)中。特别地，像素的阵列102、或者每个像素的至少传感器202、以及可能的事件检测器212可以例如在针对检测而优化的一层中实施，并且包括读出电路在内的其余电路可以在主要包含数字电路并针对速度进行优化的另一层中实施。
70.图4是表示在图3的事件驱动传感器中读取像素的方法中的操作的流程图。该方法例如至少部分地由硬件、并且特别是由图2a或图2b的像素电路以及图3的列和行读出电路104、106实施。在某些情况下，控制电路302、304可以完全以硬件实施，例如通过状态机，而在可替选的实施例中，这些电路可以至少部分地通过由一个或多个处理器(诸如由微处理器)执行的软件实施。
71.在操作401中，控制电路302例如将令牌tokenx注入到寄存器单元108的系列中。
72.在操作402中，存在时钟信号clkx的脉冲。
73.在操作403中，确定是否在尚未被处理的任何寄存器单元108处存在信号的事件。如果不是，则这意味着已到达图像帧的末端，如由框404表示的。但是，如果存在至少一个事件，则下一个操作是操作405。
74.在操作405中，在该处检测到事件的x寄存器的第一寄存器单元108在确认线路206上断言确认信号ackx。此外，信号addrx例如由该寄存器单元断言，使得x编码器生成对应的x地址。
75.然后，在操作406中，控制电路304例如将令牌tokeny注入到寄存器单元112的系列中。
76.在操作407中，存在时钟信号clky的脉冲。
77.在操作408中，确定是否在任何寄存器单元112处都存在信号的事件。如果没有，则这意味着y扫描已经完成，并且该方法例如返回至步骤402，其中出现了时钟clkx的新时钟脉冲。但是，如果存在至少一个事件，则下一个操作是操作409。
78.在操作409中，在该处检测到事件的y寄存器的第一寄存器单元112在确认线路210上断言确认信号acky。此外，信号addry例如由该寄存器单元断言，使得y编码器生成对应的y地址。然后，该方法例如返回操作407，并且重复该循环，直到不存在要读取的进一步事件为止。
79.因此，每个读取周期例如通过令牌tokenx的注入和时钟clkx的脉冲的出现而启动。一旦读取周期在帧404的末端处结束了，就可以立即或在延迟之后启动新的读取周期。例如，可以周期性地启动读取周期，诸如每10毫秒一次，以便检测图像场景中是否发生了任何事件。可替选地，读取周期可以被背对背执行，而在周期之间没有任何等待时段。
80.图5示意性地更详细地示出了根据示例实施例的图3的寄存器单元108。
81.寄存器单元108中的每个例如包括三路开关502(也称为spdt(单刀双掷))、或门504、例如通过触发器实施的同步存储器装置506和508、或门510和与门512。
82.三路开关502例如由解复用器实施，并且在系列的第一电路寄存器的情况下直接从控制电路302在其输入端处、或者在系列中的其他寄存器单元的情况下经由其他寄存器
单元中的一个或多个在其输入端处接收信号ix。开关502选择性地将信号ix供应给或门504的输入端，或者经由旁路通路514供应给或门510的输入端。例如，开关502由线路204控制，并且特别地，当请求信号为高(指示没有列事件)时，开关502例如将信号ix供应给旁路通路514，并且当请求信号为低(指示存在列事件)时，开关502例如将信号ix供应给或门504。
83.或门504的输出端例如耦接到触发器506的数据输入端d1，该触发器506例如是d型触发器。触发器506的数据输出端q1例如耦接到触发器508的数据输入端d2，该触发器508例如也是d型触发器。触发器508的数据输出端q2例如耦接至或门510的另一输入端。触发器506例如由时钟信号clkx计时，并且触发器508例如由线路204上的信号计时。
84.触发器506的输出端q1进一步耦接到与门512的一个输入端，与门512的另一输入端在反相输入端处在线路204上接收请求信号与门512的输出端在线路206上提供确认信号ackx，并且该信号也提供给或门504的另一个输入端。
85.触发器506的输出端q1还例如提供电路108的输出信号addrx，其指示何时在寄存器单元108的像素的列中检测到了事件。该信号使能图3的列解码器110生成检测到事件的一个或多个像素的x地址。
86.或门510的输出端516将信号ix提供给系列的下一个寄存器单元108，或者在系列的最终寄存器单元108的情况下，将信号ix提供给扫描结束检测电路303。
87.图6示意性地更详细地示出了根据示例实施例的图3的行寄存器单元112。
88.寄存器单元112中的每个例如包括三路开关602、例如由触发器实施的同步存储器装置604、或门606和与门608。
89.三路开关602例如由解复用器实施，并且在系列的第一寄存器单元的情况下直接从控制电路304在其输入端处、或者在系列的其他寄存器单元的情况下经由其他寄存器单元中的一个或多个在其输入端处接收信号iy。开关602将信号iy选择性地供应给触发器604的数据输入端d1，其例如为d型触发器，或者经由旁路通路610供应给或门606的输入端。开关602例如由线路208控制，并且特别地，当请求信号为高(指示不存在行事件)时，开关602例如将信号iy供应给旁路通路610，并且当请求信号为低(指示存在行事件)时，开关602例如将信号iy供应给触发器604。
90.触发器604的数据输出端q1例如耦接至或门606的另一输入端。触发器604例如由时钟信号clky计时。
91.触发器604的输出端q1进一步耦接至与门608的一个输入端，其另一输入端在反相输入端处在线路208上接收请求信号与门608的输出端在线路210上提供确认信号acky。
92.触发器604的输出端q1还例如提供电路108的输出信号addry，其指示何时在寄存器单元108的像素的行中检测到了事件。该信号使能图3的行解码器114生成检测到事件的像素的y地址。
93.或门606的输出端612将信号iy提供给系列的下一个寄存器单元112，或者在系列的最终寄存器单元112的情况下，将信号iy提供给扫描结束检测电路305。
94.图5和图6的寄存器单元108和112提供了图4的方法的实施方式的至少一部分，并且特别地当在同一列或同一行的两个像素中存在事件时允许避免地址冲突，如现在将参考图7和图8进行更详细地描述。
95.图7是示出读取图3的传感器的同一列中的两个像素的示例的时序图。图7示出了以下的示例：信号init、gate、第n列的请求信号ix、clkx、ackx、x address、x扫描信号的末端eox、第m行的请求信号第m'行的请求信号iy、clky、第m行的确认信号acky(m)、第m'列的确认信号acky(m')、y address和y扫描信号的末端eoy。
96.信号init例如在时间t0处变低以激活像素阵列的像素，并且信号gate例如具有从时间t1处开始的高脉冲以激活事件检测。在时间t2处，由第n列的像素检测到事件，其由信号降低指示。稍后，以x扫描开始而发起读取周期。特别地，信号ix包括在与令牌tokenx相对应的时间t3处开始的脉冲，从而致使或门504(参见图5)的输出变高。时钟信号clkx在时间t4处具有上升沿，这致使或门504的输出被存储在触发器506的输出端q1处，并且因此确认信号ackx在时间t5处变高。此外，地址编码器接收信号addrx，并且因此在时间t6处生成x地址x address。
97.确认信号ackx致使第n列的第m行的像素在时间t7处断言请求信号并且还致使第n列的第m'行的另一像素在基本上同一时间t7处断言请求信号稍后，读取周期的y扫描开始。特别地，信号iy包括在与令牌tokeny相对应的时间t8处开始的脉冲，致使触发器604(参见图6)的数据输入变高。时钟信号clky在时间t9处具有上升沿，这致使触发器604的输出变高，并且因此第m列的确认信号acky(m)此后不久在时间t10处变高。确认信号acky(m)的上升将致使第n列和第m行的像素在时间t11处使请求信号变高。此外，将断言第m行的信号addry(参见图6)，并且因此y编码器114将在时间t12处生成y地址y address。
98.在时间t11处与请求信号的上升沿大约同时，第n列和第m行中的像素将释放请求信号但是此信号由于第n列中的第二个像素尚未被读出，因此该信号保持低。因此，在时间t13处时钟信号clkx的下一个上升沿处，令牌tokenx保持在第n列的寄存器单元108处。
99.在时间t14处时钟信号clky的随后上升沿处，令牌tokeny将传播到第m'行的寄存器单元112，并且因此，在时间t15处断言确认信号acky(m')。确认信号acky(m')的上升将致使第n列和第m'行的像素在时间t16处将请求信号和变为高，并且因此确认信号ackx和acky将在此后不久变低。此外，将断言第m'行的信号addry(参见图6)，并且因此y编码器114将在时间t17处生成新的y地址y address。
100.在时间t18处，时钟信号clkx的随后上升沿例如致使令牌tokenx到达扫描结束检测电路303，并且因此例如断言x扫描信号的末端eox。该信号例如被提供给x扫描控制电路302，以便允许发起随后的x扫描。
101.类似地，在时间t19处，时钟信号clky的随后上升沿例如致使令牌tokeny到达扫描
结束检测电路305，并且因此例如断言y扫描信号的末端eoy。该信号例如被提供给y扫描控制电路304，以便允许发起随后的y扫描。
102.图8是示出读取图3的传感器的像素阵列的同一行中的两个像素的示例的时序图。图8示出了以下的示例：信号init、gate、第n列的请求信号第n'列的请求信号ix、clkx、第n列的确认信号ackx(n)、第n'列的确认信号ackx(n')、x address、x扫描信号的末端eox、第m行的请求信号iy、clk、acky、y address和y扫描信号的末端eoy。
103.信号init例如在时间t0处变低以激活像素阵列的像素，并且信号gate例如具有从时间t1处开始的高脉冲以激活事件检测。在时间t2处，由第n列的像素检测到事件，其由信号降低指示，并且大约在同一时间，由第n'列像素检测到事件，其由信号降低指示。稍后，以x扫描开始发起读取周期。特别地，信号ix包括在与令牌tokenx相对应的时间t3处开始的脉冲，从而致使或门504(参见图5)的输出变高。时钟信号clkx在时间t4处具有上升沿，这致使或门504的输出被存储在触发器506的输出端q1处，并且因此，确认信号ackx(n)在时间t5处变高。此外，地址编码器接收信号addrx，并且因此在时间t6生成x地址x address。
104.确认信号ackx致使第n列的第m行的像素在时间t7处断言请求信号稍后，读取周期的y扫描开始。特别地，信号iy包括在与令牌tokeny相对应的时间t8处开始的脉冲，致使触发器604(参见图6)的数据输入变高。时钟信号clky在时间t9处具有上升沿，这致使触发器604的输出变高，并且因此确认信号acky(m)此后不久在时间t10处变高。确认信号acky(m)的上升将致使第n列和第m行的像素在时间t11处将请求信号变高，并将确认信号ackx(n)变低，但是由于第m行中的第二像素尚未读出，因此请求信号和保持低。此外，将断言第m行的信号addry(参见图6)，并且因此y编码器114将在时间t12处生成y地址y address。
105.在时间t13处时钟信号clkx的后续上升沿处，令牌tokenx将传播到第n'行的寄存器单元108，并且因此在时间t14断言确认信号ackx(n')，并且地址编码器接收信号addrx，并且因此在时间t15处生成x地址x address。
106.稍后，读取周期的y扫描将继续。特别地，因为请求信号保持低，所以令牌tokeny仍然在第m行的寄存器单元112处。在时间t16处时钟信号clky的下一个上升沿处，触发器604(参见图6)的输出将变高，并且确认信号acky(m)此后不久在时间t17处变高。确认信号acky(m)的上升将致使第n'列和第m行的像素在时间t18处将请求信号和变高，并且此后不久，确认信号ackx(n')和acky(m)将变低。
107.在时间t19处，时钟信号clkx的随后上升沿例如致使令牌tokenx到达扫描结束检测电路303，并且因此例如断言x扫描信号的末端eox。该信号例如被提供给x扫描控制电路302，以便允许发起随后的x扫描。
108.类似地，在时间t20处，时钟信号clky的后续上升沿例如致使令牌tokeny到达扫描
结束检测电路305，并且因此，例如断言y扫描信号的末端eoy。该信号例如被提供给y扫描控制电路304，以便允许发起随后的y扫描。
109.在图像传感器应用中，例如，提供给像素的信号gate允许将全局快门操作应用于该阵列。
110.在飞行时间(tof)应用中，像素中的信号gate可用于设置用于检测的距离范围，如现在将参考图9进行更详细地描述的。
111.图9是表示根据本公开的示例实施例的飞行时间(tof)像素操作的时序图。图9示出了以下的示例：信号init、gate、与将光脉冲传输到图像场景中的定时相对应的信号laser、表示在某些像素内检测到的信号的信号pix on、用于控制gate信号的信号tdc、以及信号readout。
112.在图9的示例中，信号laser在时间t0处变高，该时间t0与将激光脉冲发送到图像场景中的时间相对应。该脉冲将被图像场景中存在的任何对象反射，并且返回脉冲被像素阵列的像素的光敏装置202捕获。图像场景中对象的距离将影响脉冲执行往返行程所需的持续时间。
113.在时间t1处，例如信号gate的高脉冲开始，该脉冲具有持续时间tg，并在时间t2处结束。因此，在t1之前或t2之后返回到任何像素的返回脉冲将不会被像素检测到，并且事件只会在时间间隔t1到t2期间生成。这在图9中由像素的信号pix on表示，其中仅将在间隔t1至t2期间发生的那些检测为事件。这允许信号gate用于对在一定距离范围内存在的对象实施距离检测。在时间t0和时间t1之间的持续时间tdmin1设置了在该处将检测对象的最小距离。时间间隔的持续时间tg设置了距离检测的精度。
114.如图9中表示的，检测周期可以在时间t0'和t0”处重复，结合分别在时间t1'和t1”处开始、并分别在时间t2'和t2”处结束的信号gate的脉冲。分别在时间t0'和t1”之间以及时间t0”和t1”之间的持续时间tdmin2和tdmin3例如不同于持续时间tdmin1，从而允许检测到不同的距离。以这种方式，例如可以在几个周期内扫描图像场景中的相对较大的距离范围。
115.虽然在图3至图8的实施例中，在x和y中都执行了全扫描，但是在一些实施例中，可以通过组合行来更快地执行y扫描，如现在将参考图10至图12更详细地描述的那样。
116.图10示意性地示出了根据本公开的示例实施例的行读出电路106的子电路1002。在该实施例中，行读出电路106例如包括多个子电路1002。如图10中示出的，每个子电路1002例如包括用于像素阵列的多个r行的单个寄存器单元1004。与非门1006例如组合来自r行的请求信号至以生成组合的请求信号reqyblck，除了请求信号reqy(0)至reqy(r
‑
1)之外，其也提供给寄存器单元1004。寄存器单元1004生成信号addry，其类似于由图3的寄存器单元112生成的信号，除了它指示子电路级而不是行级的事件之外。该信号例如由行读出电路106的y群组编码器(y group encoder)使用以生成子电路地址。此外，子电路1002包括另一个锁存电路1010，其例如用于基于请求信号至和信号addry生成y地址的另外位，指示出在r行中事件的行。该电路1010例如包括锁存器1012，每个锁存器1012接收请求信号至中的对应一个，锁存器1012例如由信号addry计时，并且经由指示像素事件的行的开关1014提供r位输出信
号。开关1014例如也由信号addry控制。
117.图11示意性地更详细地示出了图10的寄存器单元1004。该电路例如类似于图6的寄存器单元112，并且相似的特征用相似的附图标记进行标记，并且将不再详细描述。然而，在图11的实施例中，存在r个与门608_0至608_r
‑
1，每个在反相输入处接收请求信号至中的对应一个，并且每个生成对应的确认信号acky(0)至acky(r
‑
1)。此外，开关602由组合请求信号reqyblck控制。
118.图12示意性地示出了根据本公开的示例实施例的包括图10的行读出电路的事件驱动传感器1200。如图12中示出的，x扫描电路例如与图3的x扫描电路相同(控制电路302在图12中未示出)，但是y扫描电路被图10的子电路1002代替，重复多次。
119.现在将参考图13描述图12的阵列1200的操作。
120.图13是示出了读取图12的像素阵列的同一列中的两个像素的示例的时序图。图13示出了以下的示例：信号init、gate、第n列的请求信号ix、clkx、ackx、x address、eox、r行的群组p的请求信号r行的另一群组q的请求信号iy、clky、r行的群组p的确认信号acky(group_p)、r行的群组q的确认信号acky(group_q)、y address和y扫描信号的末端eoy。
121.图13的时序图类似于图7的时序图，并且相同的方面将不再详细描述。然而，在图13的示例中，当读取行的群组p中的一行中的像素时，群组的信号addry(群组p)被断言，并且生成两个值。一个值是由y群组编码器1008生成的y群组地址(y group address)，指示群组p的地址。另一值是指示群组p内一个或多个激活行的位置的模式(y pixel group pattern)，其对应于被读取的一个或多个像素的一行或多行。类似地，当读取行的群组q的一行中的像素时，群组的信号addry(群组q)被断言，并再次生成两个值：y群组地址，其指示群组q的地址；以及像素群组模式，其指示群组q中一个或多个激活行的位置，与被读取的一个或多个像素的一行或多行相对应。
122.在一些实施例中，可以通过分割像素的阵列102并提供并行运行的单独的寄存器单元和编码器来进一步提高读取速度，如现在将参照图14描述的。
123.图14示意性地示出了根据本公开的又一示例实施例的事件驱动传感器1400，其中，像素的阵列102被划分为大小基本相等的q1、q2、q3和q4的四个区域，并且对应于例如像素阵列的象限。例如，每个象限都具有专用的x和y编码器以及对应的读出系统，这些元件在图14中用与图3中所使用的附图标记相同的附图标记进行标记，但标有“q1”、“q2”、“q3”和“q4”指定它们所属的象限。因此，在图14的实施例中，可以同时执行四个扫描，四个象限中的每个扫描一次，从而导致读取速度提高四倍。
124.本文描述的实施例的优点在于，该解决方案提供了一种简单且快速的解决方案，用于在避免地址冲突的同时读出像素事件的列和行地址。特别地，该解决方案不是基于仲裁树，仲裁树是在一些现有技术方法中使用的相对庞大的电路。本解决方案还具有同步的优点，例如，在时钟clkx、clky的每个时钟周期期间读出一个地址。此外，已经发现，由于时钟速度可以为100mhz或更高，因此可以获得非常高的读出速度，并且在图12的情况下，最大读出速度等于时钟频率的r倍。
125.已经描述了各种实施例和变型。本领域技术人员将理解，可以组合这些实施例的
某些特征，并且本领域技术人员将容易想到其他变型。例如，对于本领域技术人员将显而易见的是，图14的实施例可以与图10的电路结合使用。
126.此外，对于本领域技术人员将显而易见的是，尽管已经描述了实施例，其中每个像素被配置为首先响应于事件的检测并且响应于列确认信号而断言列读出请求信号，每个像素也可以由行读出请求开始，并且响应于行确认信号来断言列读出请求。
127.此外，尽管已经描述了使用x和y编码器生成地址的实施例，但是可替选的实施方式，特别是在相对较小的阵列的情况下，可以替代地涉及一个或多个外部计数器的使用来在找到第一个“1”之前对addrx和addry信号当中的“0”的数量进行计数，因此该计数值指示事件在x或y寄存器中的位置、以及因此的地址。