半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构的形成方法，其特征在于，所述方法包括：提供初始衬底，所述初始衬底上包括自下至上依次层叠的第一牺牲膜、第一沟道膜、第二牺牲膜、第二沟道膜和第三牺牲膜；刻蚀所述第三牺牲膜和所述第二沟道膜，直至暴露出所述第二牺牲膜的表面，以使所述第三牺牲膜形成第三牺牲层，并使所述第二沟道膜形成第二沟道层；形成第一保护层，所述第一保护层覆盖所述第二沟道层的侧壁；在形成所述第一保护层之后，刻蚀所述第二牺牲膜和所述第一沟道膜，直至暴露出所述第一牺牲膜的表面，以使所述第二牺牲膜形成第二牺牲层，并使所述第一沟道膜形成第一沟道层；形成第二保护层，所述第二保护层覆盖所述第二沟道层的侧壁、所述第二牺牲层的侧壁和所述第一沟道层的侧壁；以及在形成所述第二保护层之后，刻蚀所述第一牺牲膜和部分所述初始衬底，以使所述第一牺牲膜形成第一牺牲层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在刻蚀所述第一牺牲膜和部分所述初始衬底时，使所述初始衬底形成衬底和位于所述衬底上的凸层，所述凸层位于所述第一牺牲层和所述衬底之间。3.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成隔离结构材料层，所述隔离结构材料层覆盖所述凸层的侧壁、第一牺牲层的侧壁、所述第一沟道层的侧壁、所述第二牺牲层的侧壁、所述第二沟道层的侧壁和所述第三牺牲层的侧壁和顶部；平坦化处理所述隔离结构材料层和所述第三牺牲层以去除所述第三牺牲层；以及在平坦化处理所述隔离结构材料层和所述第三牺牲层之后，回刻蚀所述隔离结构材料层以形成隔离结构，所述隔离结构覆盖所述凸层的侧壁。4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在形成所述衬底之后，且在形成所述隔离结构材料层之前，去除所述第二保护层；或者，在形成所述隔离结构材料层之后，所述隔离结构材料层还覆盖所述第二保护层；在回刻蚀所述隔离结构材料层的过程中还去除了所述第二保护层。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始衬底上还包括第一掩膜，所述第一掩膜位于第二沟道膜与第三牺牲膜之间，所述方法还包括：在刻蚀所述第三牺牲膜和所述第二沟道膜的过程中，刻蚀所述第一掩膜，以使所述第一掩膜形成第一掩膜层；所述隔离结构材料层还覆盖所述第一掩膜层的侧壁；平坦化所述隔离结构材料层和所述第三牺牲层并停止在所述第一掩模层的顶部表面；在所述平坦化处理之后，去除所述第一掩膜层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在刻蚀所述第二牺牲膜和所述第一沟道膜之后，且在形成所述第二保护层之前，去除所述第一保护层。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二保护层包括：在刻蚀所述第二牺牲膜和所述第一沟道膜之后，在所述第一沟道层的侧壁表面、所述第
二牺牲层的侧壁表面和所述第一保护层的侧壁表面形成第二保护材料层，所述第二保护材料层和所述第一保护层共同构成所述第二保护层。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氧化硅，所述第二保护层的材料为氧化硅。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度为5埃至10埃，所述第二保护层的厚度为5埃至20埃。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料为氧化硅，所述第二牺牲层的材料为氧化硅，所述第三牺牲层的材料为氧化硅。11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层为5埃至100埃，所述第二牺牲层为5埃至100埃，所述第三牺牲层的厚度为5埃至100埃。12.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离结构材料层的材料为氧化硅。13.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述第一牺牲膜和部分所述初始衬底的工艺为原子层刻蚀工艺；刻蚀所述第二牺牲膜和第一沟道膜的工艺为原子层刻蚀工艺；刻蚀所述第三牺牲膜和第二沟道膜的工艺为原子层刻蚀工艺。14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的工艺为原子层沉积工艺；形成所述第二保护层的工艺为原子层沉积工艺。15.如权利要求14所述的半导体结构的形成方法，其特征在于，刻蚀所述第一牺牲膜和部分所述初始衬底的过程与形成所述第二保护层的过程在同一机台中完成；刻蚀所述第一沟道膜和所述第二牺牲膜的过程与形成所述第一保护层的过程在同一机台中完成；刻蚀所述第二沟道膜和所述第三牺牲膜的过程与形成所述第一保护层的过程在同一机台中完成。16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一沟道层用于构成第一类型gaa晶体管的沟道，所述第二沟道层用于构成第二类型gaa晶体管的沟道，所述第一类型和所述第二类型相反。17.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的凸层；位于所述凸层上且与所述凸层分立的第一沟道层，所述第一沟道层用于构成第一类型gaa晶体管的沟道；位于所述第一沟道层上且与所述第一沟道层分立的第二沟道层，所述第二沟道层用于构成第二类型gaa晶体管的沟道，所述第一类型和所述第二类型相反。18.如权利要求17所述的半导体结构，其特征在于，所述第一类型gaa晶体管为p型，所述第二类型gaa晶体管为n型；或者所述第一类型gaa晶体管为n型，所述第二类型gaa晶体管为p型。19.如权利要求17所述的半导体结构，其特征在于，所述第一沟道层的材料为硅锗；所述第二沟道层的材料为硅。20.如权利要求17所述的半导体结构，其特征在于，还包括：位于所述衬底上且覆盖所述凸层的隔离结构。

技术总结
本申请公开了一种半导体结构及其形成方法，所述方法包括：提供初始衬底，初始衬底上包括自下至上依次层叠的第一牺牲膜、第一沟道膜、第二牺牲膜、第二沟道膜和第三牺牲膜；刻蚀第三牺牲膜和第二沟道膜，直至暴露第二牺牲膜的表面，以形成第三牺牲层和第二沟道层；在第二沟道层的侧壁形成第一保护层；刻蚀第二牺牲膜和第一沟道膜，直至暴露第一牺牲膜的表面，以形成第二牺牲层和第一沟道层；在第二沟道层的侧壁、第二牺牲层的侧壁和第一沟道层的侧壁形成第二保护层；刻蚀第一牺牲膜和部分初始衬底，以使第一牺牲膜形成第一牺牲层。本申请所公开的半导体结构及其形成方法改进了CFET制造工艺，提高了半导体结构的性能。提高了半导体结构的性能。提高了半导体结构的性能。


技术研发人员：张海洋 纪世良 苏博
受保护的技术使用者：中芯国际集成电路制造（北京）有限公司
技术研发日：2020.04.13
技术公布日：2021/10/21