可变增益放大器及其应用的制作方法

技术特征：
1.一种可变增益放大器，其特征在于，所述放大器包括第一差分对、第二差分对和/或第三差分对、及第四差分对，其中：所述第一差分对包括交叉耦合的第一共源共栅结构和第二共源共栅结构，第一共源共栅结构包括第一输入晶体管及第一输出晶体管，第二共源共栅结构包括第二输入晶体管及第二输出晶体管；所述第二差分对包括交叉耦合的第三共源共栅结构和第四共源共栅结构，第三共源共栅结构包括第三输入晶体管及第三输出晶体管，第四共源共栅结构包括第四输入晶体管及第四输出晶体管；所述第三差分对包括交叉耦合的第五共源共栅结构和第六共源共栅结构，第五共源共栅结构包括第五输入晶体管及第五输出晶体管，第六共源共栅结构包括第六输入晶体管及第六输出晶体管；所述第四差分对包括交叉耦合的第七共源共栅结构和第八共源共栅结构，第七共源共栅结构包括第七输入晶体管及第七输出晶体管，第八共源共栅结构包括第八输入晶体管及第八输出晶体管；所述第一输入晶体管、第三输入晶体管、第五输入晶体管、第七输入晶体管分别与第一差分信号相连，第二输入晶体管、第四输入晶体管、第六输入晶体管、第八输入晶体管分别与第二差分信号相连；所述第一输出晶体管、第三输出晶体管、第六输出晶体管、第八输出晶体管分别与第一输出端相连，第二输出晶体管、第四输出晶体管、第五输出晶体管、第七输出晶体管分别与第二输出端相连；所述第一差分对、第二差分对、第三差分对、第四差分对的通断分别通过第一控制信号、第二控制信号、第三控制信号、第四控制信号进行控制，且第四控制信号为第一控制信号的反向信号，第三控制信号为第二控制信号的反向信号。2.根据权利要求1所述的可变增益放大器，其特征在于，所述放大器包括第一差分对、第二差分、第三差分对、及第四差分对，放大器包括：正向高增益状态，第一控制信号为低电平信号，第二控制信号为低电平信号，第三控制信号为高电平信号，第二控制信号为高电平信号；正向低增益状态，第一控制信号为高电平信号，第二控制信号为低电平信号，第三控制信号为高电平信号，第二控制信号为低电平信号；反向高增益状态，第一控制信号为高电平信号，第二控制信号为高电平信号，第三控制信号为低电平信号，第二控制信号为低电平信号；反向低增益状态，第一控制信号为低电平信号，第二控制信号为高电平信号，第三控制信号为低电平信号，第二控制信号为高电平信号。3.根据权利要求2所述的可变增益放大器，其特征在于，所述第一输入晶体管和第一输出晶体管的尺寸比、第二输入晶体管和第二输出晶体管的尺寸比、第三输入晶体管和第三输出晶体管的尺寸比、第四输入晶体管和第四输出晶体管的尺寸比、第五输入晶体管和第五输出晶体管的尺寸比、第六输入晶体管和第六输出晶体管的尺寸比、第七输入晶体管和第七输出晶体管的尺寸比、第八输入晶体管和第八输出晶体管的尺寸比均相等；所述第一输入晶体管、第二输入晶体管、第七输入晶体管、第八输入晶体管的尺寸相
等，第三输入晶体管、第四输入晶体管、第五输入晶体管、第六输入晶体管的尺寸相等，且，第一输入晶体管、第二输入晶体管、第七输入晶体管、第八输入晶体管的尺寸小于第三输入晶体管、第四输入晶体管、第五输入晶体管、第六输入晶体管的尺寸；所述第一输出晶体管、第二输出晶体管、第七输出晶体管、第八输出晶体管的尺寸相等，第三输出晶体管、第四输出晶体管、第五输出晶体管、第六输出晶体管的尺寸相等，且，第一输出晶体管、第二输出晶体管、第七输出晶体管、第八输出晶体管的尺寸小于第三输出晶体管、第四输出晶体管、第五输出晶体管、第六输出晶体管的尺寸。4.根据权利要求2所述的可变增益放大器，其特征在于，所述第一输入晶体管的栅极与第一差分信号相连，源极接基准电位，第一输入晶体管的漏极与第一输出晶体管的源极相连，第一输出晶体管的栅极与第一控制信号相连，漏极与第一输出端相连；所述第二输入晶体管的栅极与第二差分信号相连，源极接基准电位，第二输入晶体管的漏极与第二输出晶体管的源极相连，第二输出晶体管的栅极与第一控制信号相连，漏极与第二输出端相连；所述第三输入晶体管的栅极与第一差分信号相连，源极接基准电位，第三输入晶体管的漏极与第三输出晶体管的源极相连，第三输出晶体管的栅极与第二控制信号相连，漏极与第一输出端相连；所述第四输入晶体管的栅极与第二差分信号相连，源极接基准电位，第四输入晶体管的漏极与第四输出晶体管的源极相连，第四输出晶体管的栅极与第二控制信号相连，漏极与第二输出端相连；所述第五输入晶体管的栅极与第一差分信号相连，源极接基准电位，第五输入晶体管的漏极与第五输出晶体管的源极相连，第五输出晶体管的栅极与第三控制信号相连，漏极与第二输出端相连；所述第六输入晶体管的栅极与第二差分信号相连，源极接基准电位，第六输入晶体管的漏极与第六输出晶体管的源极相连，第六输出晶体管的栅极与第三控制信号相连，漏极与第一输出端相连；所述第七输入晶体管的栅极与第一差分信号相连，源极接基准电位，第七输入晶体管的漏极与第七输出晶体管的源极相连，第七输出晶体管的栅极与第四控制信号相连，漏极与第二输出端相连；所述第八输入晶体管的栅极与第二差分信号相连，源极接基准电位，第八输入晶体管的漏极与第八输出晶体管的源极相连，第八输出晶体管的栅极与第四控制信号相连，漏极与第一输出端相连。5.根据权利要求4所述的可变增益放大器，其特征在于，所述第一输入晶体管的栅极和第二输入晶体管的漏极之间、第二输入晶体管的栅极和第一输入晶体管的漏极之间、第三输入晶体管的栅极和第四输入晶体管的漏极之间、第四输入晶体管的栅极和第三输入晶体管的漏极之间、第五输入晶体管的栅极和第六输入晶体管的漏极之间、第六输入晶体管的栅极和第五输入晶体管的漏极之间、第七输入晶体管的栅极和第八输入晶体管的漏极之间、第八输入晶体管的栅极和第其输入晶体管的漏极之间分别电性连接有中和电容。6.根据权利要求3所述的可变增益放大器，其特征在于，所述放大器还包括若干第五差分对及第六差分对，其中：
所述第五差分对包括交叉耦合的第九共源共栅结构和第十共源共栅结构，第九共源共栅结构包括第九输入晶体管及第九输出晶体管，第十共源共栅结构包括第十输入晶体管及第十输出晶体管；所述第六差分对包括交叉耦合的第十一共源共栅结构和第十二共源共栅结构，第十一共源共栅结构包括第十一输入晶体管及第十一输出晶体管，第十二共源共栅结构包括第十二输入晶体管及第十二输出晶体管。7.根据权利要求6所述的可变增益放大器，其特征在于，所述第九输入晶体管和第九输出晶体管的尺寸比、第十输入晶体管和第十输出晶体管的尺寸比、第十一输入晶体管和第十一输出晶体管的尺寸比、第十二输入晶体管和第十二输出晶体管的尺寸比相等，且等于第一输入晶体管和第一输出晶体管的尺寸比；所述第九输入晶体管、第十输入晶体管、第十一输入晶体管、第十二输入晶体管的尺寸相等，且与第一输入晶体管及第三输入晶体管的尺寸均不等；所述第九输出晶体管、第十输出晶体管、第十一输出晶体管、第十二输出晶体管的尺寸相等，且与第一输出晶体管及第三输出晶体管的尺寸均不等。8.根据权利要求4所述的可变增益放大器，其特征在于，所述第一输入晶体管至第八输入晶体管、第一输出晶体管至第八输出晶体管为nmos管或pmos管。9.根据权利要求1所述的可变增益放大器，其特征在于，所述第一输出端和第二输出端分别与输出负载的第一输入端和第二输入端相连，所述输出负载为变压器、传输线、电容、电感、电阻中的一种或多种的组合。10.一种如权利与要求1～9中任一项所述的可变增益放大器的应用，其特征在于，所述可变增益放大器应用于微波波段或毫米波波段。

技术总结
本发明揭示了一种可变增益放大器及其应用，所述放大器包括第一差分对、第二差分对和/或第三差分对、及第四差分对，每个差分对包括两组交叉耦合的共源共栅结构，每个共源共栅结构包括一个输入晶体管和一个输出晶体管。本发明的可变增益放大器突破了常规可变增益放大器设计中需要多级或额外的无源器件才能完成极低相位误差的限制，仅通过一级共源共栅结构即可实现在较大的增益变化范围保持极低的相位误差，同时具有可实现180


技术研发人员：杨陈辰 李通
受保护的技术使用者：苏州矽典微智能科技有限公司
技术研发日：2021.08.23
技术公布日：2021/10/19