可变增益放大器及其应用的制作方法

1.本发明属于高频芯片技术领域，具体涉及一种具有低相位误差的可变增益放大器及其应用。


背景技术：

2.毫米波波段(波长0.1～1cm)的应用常常需要幅度调制之功能，但是同时需要保证在幅度调变时候引起的附加相移极小。
3.在传统的设计之中，为了在调幅的同时保持较小的附加相移，往往需要两级以上的放大器，并且两级放大器的相位响应方向相反，这就导致芯片需要更大的面积和更高的功耗；或者采用单极放大器，但是需要用到无源器件来进行相位补偿，这样由于无源器件本身的带宽，相位补偿只能在极小范围内实现，而且还会带来更多的损耗。
4.因此，针对上述技术问题，有必要提供一种可变增益放大器及其应用。


技术实现要素：

5.有鉴于此，本发明的目的在于提供一种可变增益放大器及其应用。
6.为了实现上述目的，本发明一实施例提供的技术方案如下：
7.一种可变增益放大器，所述放大器包括第一差分对、第二差分对和/或第三差分对、及第四差分对，其中：
8.所述第一差分对包括交叉耦合的第一共源共栅结构和第二共源共栅结构，第一共源共栅结构包括第一输入晶体管及第一输出晶体管，第二共源共栅结构包括第二输入晶体管及第二输出晶体管；
9.所述第二差分对包括交叉耦合的第三共源共栅结构和第四共源共栅结构，第三共源共栅结构包括第三输入晶体管及第三输出晶体管，第四共源共栅结构包括第四输入晶体管及第四输出晶体管；
10.所述第三差分对包括交叉耦合的第五共源共栅结构和第六共源共栅结构，第五共源共栅结构包括第五输入晶体管及第五输出晶体管，第六共源共栅结构包括第六输入晶体管及第六输出晶体管；
11.所述第四差分对包括交叉耦合的第七共源共栅结构和第八共源共栅结构，第七共源共栅结构包括第七输入晶体管及第七输出晶体管，第八共源共栅结构包括第八输入晶体管及第八输出晶体管；
12.所述第一输入晶体管、第三输入晶体管、第五输入晶体管、第七输入晶体管分别与第一差分信号相连，第二输入晶体管、第四输入晶体管、第六输入晶体管、第八输入晶体管分别与第二差分信号相连；
13.所述第一输出晶体管、第三输出晶体管、第六输出晶体管、第八输出晶体管分别与第一输出端相连，第二输出晶体管、第四输出晶体管、第五输出晶体管、第七输出晶体管分别与第二输出端相连；
14.所述第一差分对、第二差分对、第三差分对、第四差分对的通断分别通过第一控制信号、第二控制信号、第三控制信号、第四控制信号进行控制，且第四控制信号为第一控制信号的反向信号，第三控制信号为第二控制信号的反向信号。
15.一实施例中，所述放大器包括第一差分对、第二差分、第三差分对、及第四差分对，放大器包括：
16.正向高增益状态，第一控制信号为低电平信号，第二控制信号为低电平信号，第三控制信号为高电平信号，第二控制信号为高电平信号；
17.正向低增益状态，第一控制信号为高电平信号，第二控制信号为低电平信号，第三控制信号为高电平信号，第二控制信号为低电平信号；
18.反向高增益状态，第一控制信号为高电平信号，第二控制信号为高电平信号，第三控制信号为低电平信号，第二控制信号为低电平信号；
19.反向低增益状态，第一控制信号为低电平信号，第二控制信号为高电平信号，第三控制信号为低电平信号，第二控制信号为高电平信号。
20.一实施例中，所述第一输入晶体管和第一输出晶体管的尺寸比、第二输入晶体管和第二输出晶体管的尺寸比、第三输入晶体管和第三输出晶体管的尺寸比、第四输入晶体管和第四输出晶体管的尺寸比、第五输入晶体管和第五输出晶体管的尺寸比、第六输入晶体管和第六输出晶体管的尺寸比、第七输入晶体管和第七输出晶体管的尺寸比、第八输入晶体管和第八输出晶体管的尺寸比均相等；
21.所述第一输入晶体管、第二输入晶体管、第七输入晶体管、第八输入晶体管的尺寸相等，第三输入晶体管、第四输入晶体管、第五输入晶体管、第六输入晶体管的尺寸相等，且，第一输入晶体管、第二输入晶体管、第七输入晶体管、第八输入晶体管的尺寸小于第三输入晶体管、第四输入晶体管、第五输入晶体管、第六输入晶体管的尺寸；
22.所述第一输出晶体管、第二输出晶体管、第七输出晶体管、第八输出晶体管的尺寸相等，第三输出晶体管、第四输出晶体管、第五输出晶体管、第六输出晶体管的尺寸相等，且，第一输出晶体管、第二输出晶体管、第七输出晶体管、第八输出晶体管的尺寸小于第三输出晶体管、第四输出晶体管、第五输出晶体管、第六输出晶体管的尺寸。
23.一实施例中，所述第一输入晶体管的栅极与第一差分信号相连，源极接基准电位，第一输入晶体管的漏极与第一输出晶体管的源极相连，第一输出晶体管的栅极与第一控制信号相连，漏极与第一输出端相连；
24.所述第二输入晶体管的栅极与第二差分信号相连，源极接基准电位，第二输入晶体管的漏极与第二输出晶体管的源极相连，第二输出晶体管的栅极与第一控制信号相连，漏极与第二输出端相连；
25.所述第三输入晶体管的栅极与第一差分信号相连，源极接基准电位，第三输入晶体管的漏极与第三输出晶体管的源极相连，第三输出晶体管的栅极与第二控制信号相连，漏极与第一输出端相连；
26.所述第四输入晶体管的栅极与第二差分信号相连，源极接基准电位，第四输入晶体管的漏极与第四输出晶体管的源极相连，第四输出晶体管的栅极与第二控制信号相连，漏极与第二输出端相连；
27.所述第五输入晶体管的栅极与第一差分信号相连，源极接基准电位，第五输入晶
体管的漏极与第五输出晶体管的源极相连，第五输出晶体管的栅极与第三控制信号相连，漏极与第二输出端相连；
28.所述第六输入晶体管的栅极与第二差分信号相连，源极接基准电位，第六输入晶体管的漏极与第六输出晶体管的源极相连，第六输出晶体管的栅极与第三控制信号相连，漏极与第一输出端相连；
29.所述第七输入晶体管的栅极与第一差分信号相连，源极接基准电位，第七输入晶体管的漏极与第七输出晶体管的源极相连，第七输出晶体管的栅极与第四控制信号相连，漏极与第二输出端相连；
30.所述第八输入晶体管的栅极与第二差分信号相连，源极接基准电位，第八输入晶体管的漏极与第八输出晶体管的源极相连，第八输出晶体管的栅极与第四控制信号相连，漏极与第一输出端相连。
31.一实施例中，所述第一输入晶体管的栅极和第二输入晶体管的漏极之间、第二输入晶体管的栅极和第一输入晶体管的漏极之间、第三输入晶体管的栅极和第四输入晶体管的漏极之间、第四输入晶体管的栅极和第三输入晶体管的漏极之间、第五输入晶体管的栅极和第六输入晶体管的漏极之间、第六输入晶体管的栅极和第五输入晶体管的漏极之间、第七输入晶体管的栅极和第八输入晶体管的漏极之间、第八输入晶体管的栅极和第其输入晶体管的漏极之间分别电性连接有中和电容。
32.一实施例中，所述放大器还包括若干第五差分对及第六差分对，其中：
33.所述第五差分对包括交叉耦合的第九共源共栅结构和第十共源共栅结构，第九共源共栅结构包括第九输入晶体管及第九输出晶体管，第十共源共栅结构包括第十输入晶体管及第十输出晶体管；
34.所述第六差分对包括交叉耦合的第十一共源共栅结构和第十二共源共栅结构，第十一共源共栅结构包括第十一输入晶体管及第十一输出晶体管，第十二共源共栅结构包括第十二输入晶体管及第十二输出晶体管。
35.一实施例中，所述第九输入晶体管和第九输出晶体管的尺寸比、第十输入晶体管和第十输出晶体管的尺寸比、第十一输入晶体管和第十一输出晶体管的尺寸比、第十二输入晶体管和第十二输出晶体管的尺寸比相等，且等于第一输入晶体管和第一输出晶体管的尺寸比；
36.所述第九输入晶体管、第十输入晶体管、第十一输入晶体管、第十二输入晶体管的尺寸相等，且与第一输入晶体管及第三输入晶体管的尺寸均不等；
37.所述第九输出晶体管、第十输出晶体管、第十一输出晶体管、第十二输出晶体管的尺寸相等，且与第一输出晶体管及第三输出晶体管的尺寸均不等。
38.一实施例中，所述第一输入晶体管至第八输入晶体管、第一输出晶体管至第八输出晶体管为nmos管或pmos管。
39.一实施例中，所述第一输出端和第二输出端分别与输出负载的第一输入端和第二输入端相连，所述输出负载为变压器、传输线、电容、电感、电阻中的一种或多种的组合。
40.本发明另一实施例提供的技术方案如下：
41.一种可变增益放大器的应用，所述可变增益放大器应用于微波波段或毫米波波段。
42.本发明具有以下有益效果：
43.本发明的可变增益放大器突破了常规可变增益放大器设计中需要多级或额外的无源器件才能完成极低相位误差的限制，仅通过一级共源共栅结构即可实现在较大的增益变化范围保持极低的相位误差，同时具有可实现180
°
反相功能，具有较广的应用。
附图说明
44.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1为本发明中一具体实施例中可变增益放大器的电路图；
46.图2a、2b分别为本发明中一具体实施例中可变增益放大器工作于高增益状态和低增益状态下的小信号等效电路图。
具体实施方式
47.为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
48.参图1所示，本发明一具体实施例中公开了一种可变增益放大器，该放大器包括第一差分对a、第二差分对b、第三差分对c、及第四差分对d，其中：
49.第一差分对a包括交叉耦合的第一共源共栅结构和第二共源共栅结构，第一共源共栅结构包括第一输入晶体管m1及第一输出晶体管m11，第二共源共栅结构包括第二输入晶体管m2及第二输出晶体管m12；
50.第二差分对b包括交叉耦合的第三共源共栅结构和第四共源共栅结构，第三共源共栅结构包括第三输入晶体管m3及第三输出晶体管m13，第四共源共栅结构包括第四输入晶体管m4及第四输出晶体管m14；
51.第三差分对c包括交叉耦合的第五共源共栅结构和第六共源共栅结构，第五共源共栅结构包括第五输入晶体管m5及第五输出晶体管m15，第六共源共栅结构包括第六输入晶体管m6及第六输出晶体管m16；
52.第四差分对d包括交叉耦合的第七共源共栅结构和第八共源共栅结构，第七共源共栅结构包括第七输入晶体管m7及第七输出晶体管m17，第八共源共栅结构包括第八输入晶体管m8及第八输出晶体管m18。
53.本实施例中以4个差分对为例，所有的差分对的输出晶体管(共栅极晶体管)都连接到该支路独立的输入晶体管(共源级晶体管)，而不是和别的输出晶体管共享输入晶体管。
54.第一输入晶体管m1、第三输入晶体管m3、第五输入晶体管m5、第七输入晶体管m7分别与第一差分信号vi 相连，第二输入晶体管m2、第四输入晶体管m4、第六输入晶体管m6、第
八输入晶体管m8分别与第二差分信号vi
‑
相连，第一差分信号vi 和第二差分信号vi
‑
为差分输入信号中的正信号和负信号；
55.第一输出晶体管m11、第三输出晶体管m13、第六输出晶体管m16、第八输出晶体管m18分别与第一输出端outp(正端)相连，第二输出晶体管m12、第四输出晶体管m14、第五输出晶体管m15、第七输出晶体管m17分别与第二输出端outn(负端)相连。
56.具体地：
57.第一输入晶体管m1的栅极与第一差分信号vi 相连，源极接基准电位，第一输入晶体管m1的漏极与第一输出晶体管m11的源极相连，第一输出晶体管m11的栅极与第一控制信号ctrl1相连，漏极与第一输出端outp相连；
58.第二输入晶体管m2的栅极与第二差分信号vi
‑
相连，源极接基准电位，第二输入晶体管m2的漏极与第二输出晶体管m12的源极相连，第二输出晶体管m12的栅极与第一控制信号ctrl1相连，漏极与第二输出端outn相连；
59.第三输入晶体管m3的栅极与第一差分信号vi 相连，源极接基准电位，第三输入晶体管m3的漏极与第三输出晶体管m13的源极相连，第三输出晶体管m13的栅极与第二控制信号ctrl2相连，漏极与第一输出端outp相连；
60.第四输入晶体管m4的栅极与第二差分信号vi
‑
相连，源极接基准电位，第四输入晶体管m4的漏极与第四输出晶体管m14的源极相连，第四输出晶体管m14的栅极与第二控制信号ctrl2相连，漏极与第二输出端outn相连；
61.第五输入晶体管m5的栅极与第一差分信号vi 相连，源极接基准电位，第五输入晶体管m5的漏极与第五输出晶体管m15的源极相连，第五输出晶体管m15的栅极与第三控制信号ctrl2_n相连，漏极与第二输出端outn相连；
62.第六输入晶体管m6的栅极与第二差分信号vi
‑
相连，源极接基准电位，第六输入晶体管m6的漏极与第六输出晶体管m16的源极相连，第六输出晶体管m16的栅极与第三控制信号ctrl2_n相连，漏极与第一输出端outp相连；
63.第七输入晶体管m7的栅极与第一差分信号vi 相连，源极接基准电位，第七输入晶体管m7的漏极与第七输出晶体管m17的源极相连，第七输出晶体管m17的栅极与第四控制信号ctrl1_n相连，漏极与第二输出端outn相连；
64.第八输入晶体管m8的栅极与第二差分信号vi
‑
相连，源极接基准电位，第八输入晶体管m8的漏极与第八输出晶体管m18的源极相连，第八输出晶体管m18的栅极与第四控制信号ctrl1_n相连，漏极与第一输出端outp相连。
65.优选地，本实施例中的第一输入晶体管m1至第八输入晶体管m8、第一输出晶体管m11至第八输出晶体管m18均为nmos管，在其他实施例中也可以为pmos管。
66.本实施例中的第一差分对a、第二差分对b、第三差分对c、第四差分对d的通断分别通过第一控制信号ctrl1、第二控制信号ctrl2、第三控制信号ctrl2_n、第四控制信号ctrl1_n进行控制，且第四控制信号ctrl1_n为第一控制信号ctrl1的反向信号，第三控制信号ctrl2_n为第二控制信号ctrl2的反向信号。
67.如图1所示，本实施例中的第一控制信号ctrl1和第二控制信号ctrl2为放大器差分对通断的选择控制信号，第四控制信号ctrl1_n和第三控制信号ctrl2_n分别为第一控制信号ctrl1和第二控制信号ctrl2信号经过反向器后的逻辑非信号，因此ctrl1为逻辑1时，
ctrl1_n为0；ctrl1为逻辑0时，ctrl1_n为1。同理可以推得ctrl2和ctrl2_n信号的关系。
68.放大器控制逻辑(ctrl1，ctrl2)和电路功能(stage)的关系如下表1所示，其中ctrl1和ctrl2的1信号和0信号指的是逻辑的1和0。
69.表1.控制逻辑和电路功能表
[0070][0071]
控制逻辑和电路功能对应关系如下：
[0072]
正向高增益状态，第一控制信号ctrl1为低电平信号，第二控制信号ctrl2为低电平信号，第三控制信号ctrl2_n为高电平信号，第二控制信号ctrl2为高电平信号；
[0073]
正向低增益状态，第一控制信号ctrl1为高电平信号，第二控制信号ctrl2为低电平信号，第三控制信号ctrl2_n为高电平信号，第二控制信号ctrl2为低电平信号；
[0074]
反向高增益状态，第一控制信号ctrl1为高电平信号，第二控制信号ctrl2为高电平信号，第三控制信号ctrl2_n为低电平信号，第二控制信号ctrl2为低电平信号；
[0075]
反向低增益状态，第一控制信号ctrl1为低电平信号，第二控制信号ctrl2为高电平信号，第三控制信号ctrl2_n为低电平信号，第二控制信号ctrl2为高电平信号。
[0076]
放大器需要实现正向导通时，ctrl1和ctrl2控制信号都为0，此时只有第三差分对c和第四差分对d导通，而第一差分对a和第二差分对b关断，第三差分对c和第四差分对d的正端信号流入第一输出端outp，第三差分对c和第四差分对d的负端信号流入第二输出端outn。实现增益变化功能而相位不变的时候，ctrl1为1而ctrl2为0，此时第一差分对a的正信号和第三差分对c的负信号流入第二输出端outn，由于第一差分对a的尺寸较小，此时第二输出端outn的信号的相位同第三差分对c的相位，并且信号的能量为第三差分对c的能量减去第一差分对a的能量，起到了增益降低而相位不变的功能；同样的分析方法可以得出第一输出端outp的信号也是增益降低而相位不变；
[0077]
当ctrl1为0而ctrl2为1时，第四差分对d的负端信号和第二差分对b的正端信号流入第二输出端outn，由于第二差分对b的尺寸大于第四差分对d的尺寸，那么此时第二输出端outn的相位反相，并且能量为两者相减，属于反相低增益；
[0078]
当ctrl1为1并且ctrl2也为1时，第一差分对a和第二差分对b的正端信号流入第二输出端outn，此时信号发生了反相并且为两者信号相加，因此为反相高增益状态。
[0079]
本实施例中的放大器中：
[0080]
第一输入晶体管m1和第一输入晶体管m11的尺寸比、第二输入晶体管m2和第二输入晶体管m12的尺寸比、第三输入晶体管m3和第三输入晶体管m13的尺寸比、第四输入晶体管m4和第四输入晶体管m14的尺寸比、第五输入晶体管m5和第五输入晶体管m15的尺寸比、第六输入晶体管m6和第六输入晶体管m16的尺寸比、第七输入晶体管m7和第七输入晶体管
m17的尺寸比、第八输入晶体管m8和第八输入晶体管m18的尺寸比均相等；
[0081]
第一输入晶体管m1、第二输入晶体管m2、第七输入晶体管m7、第八输入晶体管m8的尺寸相等，第三输入晶体管m3、第四输入晶体管m4、第五输入晶体管m5、第六输入晶体管m6的尺寸相等，且，第一输入晶体管m1、第二输入晶体管m2、第七输入晶体管m7、第八输入晶体管m8的尺寸小于第三输入晶体管m3、第四输入晶体管m4、第五输入晶体管m5、第六输入晶体管m6的尺寸；
[0082]
第一输出晶体管m11、第二输出晶体管m12、第七输出晶体管m17、第八输出晶体管m18的尺寸相等，第三输出晶体管m13、第四输出晶体管m14、第五输出晶体管m15、第六输出晶体管m16的尺寸相等，且，第一输出晶体管m11、第二输出晶体管m12、第七输出晶体管m17、第八输出晶体管m18的尺寸小于第三输出晶体管m13、第四输出晶体管m14、第五输出晶体管m15、第六输出晶体管m16的尺寸。
[0083]
对于4对差分对的结构来说，其中差分对的尺寸两两相同，总共有两组不同尺寸的差分对，并且尺寸一大一小。
[0084]
在其他实施例中，可以将较大尺寸的差分对删去一个(第二差分对b或第三差分对c)，来去除180
°
反向功能而保证更紧凑的版图，这对于4对以上差分对结构也同样适用。
[0085]
进一步地，本实施例中每个差分对中还设有中和电容，中和电容的目的是提高放大器的稳定性及提高增益，以及减小增益变化带来的相位误差。
[0086]
具体讲，第一输入晶体管m1的栅极和第二输入晶体管m2的漏极之间、第二输入晶体管m2的栅极和第一输入晶体管m1的漏极之间、第三输入晶体管m3的栅极和第四输入晶体管m4的漏极之间、第四输入晶体管m4的栅极和第三输入晶体管m3的漏极之间、第五输入晶体管m5的栅极和第六输入晶体管m6的漏极之间、第六输入晶体管m6的栅极和第五输入晶体管m5的漏极之间、第七输入晶体管m7的栅极和第八输入晶体管m8的漏极之间、第八输入晶体管m8的栅极和第其输入晶体管的漏极之间分别电性连接有中和电容。
[0087]
本实施例中的第一输出端outp和第二输出端outn分别与输出负载的第一输入端和第二输入端相连。本实施例中的输出负载以变压器xfmr1为例进行说明，在其他实施例中，输出负载也可以为传输线、电容、电感、电阻等器件中的一种或多种的组合，输出负载并不影响此可变增益放大器的实现。
[0088]
以下结合小信号等效电路分析增益改变时的附加相移。
[0089]
参图2a、2b所示为本实施例中可变增益放大器工作于不同增益状态下的小信号等效电路，其中，图2a为高增益状态，图2b为低增益状态。为了简化分析，而不考虑中和电容的影响。从图2a、2b可以得到两种情况下的共栅极传输函数为：
[0090]
a
v
＝z
load
[jω(c
ds11
c
ds10
) g
m11
g
m10
]；
[0091]
a
v
‑
＝z
load
[jω(c
ds11
‑
c
ds15
) g
m11
‑
g
m15
]。
[0092]
传输函数的相位可以写成：
[0093][0094][0095]
其中a
v
为高增益状态的传输函数，a
v
‑
为低增益状态的传输函数，zload为负载阻抗，j为单位虚数，ω为角频率，c
ds
为漏极和源极的寄生电容，g
m
为晶体管的跨导，下角标的
数字为具体的晶体管编号。
[0096]
由于晶体管m10(与gm
10
对应的晶体管)和晶体管m15(与gm
15
对应的晶体管)的尺寸和直流偏置一致，那么两者的传输函数的相位一致，于是相位误差为0。
[0097]
与此同时，在不同的增益状态下，从第二输出端outn往差分对方向往里看，由于第一差分对a和第四差分对d的尺寸完全一致并且直流偏压也是一致；并且第二差分对b和第三差分对c的尺寸完全一致并且直流偏压也一致，那么第二输出端outn到地的寄生参数在不同增益下都保持相同，于是其相位在不同增益状态下也可保持相同。
[0098]
由上述分析可知，在上述两种机制的作用下，可变增益放大器可以在增益变化的同时保持极低的相移。
[0099]
本实施例中以4个差分对为例进行说明，来实现1
‑
bit的可变增益放大器的控制位数，在其他实施例中本发明还可以扩展到8个差分对、12个差分、16个差分对等，来实现2
‑
bit、3
‑
bit以及4
‑
bit等的可变增益放大器的控制位数。
[0100]
例如，放大器还包括两个第五差分对及两个第六差分对，即总计8对差分对，其中：
[0101]
第五差分对包括交叉耦合的第九共源共栅结构和第十共源共栅结构，第九共源共栅结构包括第九输入晶体管及第九输出晶体管，第十共源共栅结构包括第十输入晶体管及第十输出晶体管；
[0102]
第六差分对包括交叉耦合的第十一共源共栅结构和第十二共源共栅结构，第十一共源共栅结构包括第十一输入晶体管及第十一输出晶体管，第十二共源共栅结构包括第十二输入晶体管及第十二输出晶体管。
[0103]
第五差分对和第六差分对的连接方式与第一差分对a和第四差分对d、及第二差分对b和第三差分对c完全相同，此处不再进行赘述。
[0104]
第九输入晶体管和第九输出晶体管的尺寸比、第十输入晶体管和第十输出晶体管的尺寸比、第十一输入晶体管和第十一输出晶体管的尺寸比、第十二输入晶体管和第十二输出晶体管的尺寸比相等，且等于第一输入晶体管和第一输出晶体管的尺寸比；
[0105]
第九输入晶体管、第十输入晶体管、第十一输入晶体管、第十二输入晶体管的尺寸相等，且与第一输入晶体管及第三输入晶体管的尺寸均不等；
[0106]
第九输出晶体管、第十输出晶体管、第十一输出晶体管、第十二输出晶体管的尺寸相等，且与第一输出晶体管及第三输出晶体管的尺寸均不等。
[0107]
对于8对差分对的结构来说，其中差分对的尺寸两两相同，总共有四组不同尺寸的差分对，并且尺寸不同。更多对差分对也要保证尺寸两两相同，每对差分对的尺寸可以不同，但是必须有一对尺寸最大。
[0108]
本发明的可变增益放大器可应用于微波波段及毫米波波段，其可实现在较大的增益变化范围保持极低的相位误差，同时可实现180
°
相移的功能，且在增益变化的同时具有超低附加相移特性。当然，本发明并不限应用于微波波段及毫米波波段，对于其他频率的波段皆可应用。
[0109]
由以上技术方案可以看出，本发明具有以下优点：
[0110]
本发明的可变增益放大器突破了常规可变增益放大器设计中需要多级或额外的无源器件才能完成极低相位误差的限制，仅通过一级共源共栅结构即可实现在较大的增益变化范围保持极低的相位误差，同时具有可实现180
°
反相功能，具有较广的应用。
[0111]
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0112]
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。