AlGaN/GaN异质结的高电子迁移率晶体管的制作方法

algan/gan异质结的高电子迁移率晶体管
技术领域
1.本发明属于半导体器件技术领域，具体涉及一种algan/gan异质结的高电 子迁移率晶体管。


背景技术：

2.相对于第一代ge、si半导体材料、第二代gaas、inp化合物半导体材料， 第三代半导体材料gan禁带宽度较大，非常适合制备高温高压、抗辐射、高频 大功率器件，在航空航天、雷达、通信等领域得到了广泛应用，目前基于gan 的hemt器件的研究是目前国际上的热点之一。
3.通常，gan的hemt单沟道器件中的异质结结构为ga面algan/gan结 构，由于极化效应，algan/gan界面处会形成面密度极高且具有较高迁移率的 二维电子气(2deg)。尽管ga面algan/ganhemt单沟道器件具有诸多优势， 但其仍存在如下缺点：
4.1.器件的单一沟道提供的电子数量有限，导致器件的电流面密度较低，无 法满足诸多大电流应用领域；
5.2.器件中2deg的波函数容易受到外加电场的影响，向衬底方向移动，导 致2deg受到散射作用增强，迁移率下降，器件性能恶化；
6.3.源漏欧姆金属与algan势垒层接触，通过高温退火实现欧姆接触，但 algan电子亲和能较小，与欧姆金属之间势垒高度较大，实现低阻欧姆接触难 度较大。
7.gan的hemt器件中的异质结结构为algan/gan结构，由于压电极化和 自发极化，会在algan/gan界面处产生大量的迁移率较高的二维电子气 (2deg)，二维电子气在某一个方向上运动受到阻挡，在另外两个方向上自由 运动，即具有两个自由度。尽管ganhemt器件具有诸多优势，但其仍存在如 下缺点：
8.器件的耗尽层中的电场线会在栅极边缘聚集，导致此处的电场强度高于栅 极正下方的电场强度，器件更容易达到击穿，无法在大电压下正常工作。


技术实现要素：

9.有鉴于此，本发明的主要目的在于提供一种algan/gan异质结的高电子迁 移率晶体管。
10.为达到上述目的，本发明的技术方案是这样实现的：
11.本发明实施例提供一种algan/gan异质结的高电子迁移率晶体管，该高电 子迁移率晶体管包括衬底、成核层、缓冲层、第一势垒层、第一沟道层、漏极、 源极、栅极、钝化层，所述衬底、成核层、缓冲层、第一势垒层、第一沟道层 从下到上依次设置，所述第一沟道层上设置漏极、源极、栅极，所述漏极和栅 极设置钝化层，所述源极和栅极之间设置钝化层。
12.上述方案中，还包括第n势垒、第n沟道层，所述第n势垒层、第n沟道 层分别设置多层，同时从下到上叠加设置并且位于第一沟道层上方，n为自然 数。
13.上述方案中，所述第一势垒层和第n势垒层均为n面algan，所述第一沟 道层和第n
沟道层均为n面gan，且具有多沟道结构。
14.上述方案中，所述漏极和源极下方于多层2deg进行离子注入形成离子注 入区。
15.上述方案中，所述第一势垒层和第一沟道层之间、和/或第n势垒层和第n 沟道层之间插入用于提高载流子迁移率的插入层。
16.上述方案中，所述衬底为可导电的sic、si、gan中的一种；所述成核层 为gan、aln、algan中的一种。
17.上述方案中，所述缓冲层为gan、aln、algan中的一种或几种；所述漏 极和源极采用厚度为22/140/55/45nm的ti/al/ni/au，或者厚度为 22/140/50/45nm的ti/al/pt/au。
18.上述方案中，所述栅极采用厚度为120
‑
300nm的ni/au或pt/au或pd/au， 与第n沟道层形成肖特基接触；所述钝化层采用厚度为20
‑
500nm的sin或al2o3或aln。
19.上述方案中，所述衬底的下方设置背面场板。
20.上述方案中，所述的背面场板为导电性、导热性较好的单层金属材料或双 层或多层的高导热性金属材料，并双层或多层的高导热性金属材料的导热率往 远离衬底方向递增。
21.与现有技术相比，本发明能够有效地提高电流面度，获得更大的导通电流。
附图说明
22.此处所说明的附图用来公开对本发明的进一步理解，构成本发明的一部 分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的 不当限定。在附图中：
23.图1为本发明实施例提供一种algan/gan异质结的高电子迁移率晶体管 的结构示意图；
24.图2为本发明实施例提供另一种algan/gan异质结的高电子迁移率晶体 管的结构示意图；图3为本发明实施例提供第三种algan/gan异质结的高电子迁移率晶体 管的结构示意图。
具体实施方式
25.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
26.本实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明 的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“内”、
ꢀ“
外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为 了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具 有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语 仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人 员而言，可以根据具体情况理解上述术语的具体含义。
27.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变 体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者装 置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括 为这种过程、物品或者装置所固有的要
素。在没有更多限制的情况下，由语 句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、物品或者 装置中还存在另外的相同要素。
28.本发明实施例提供一种algan/gan异质结的高电子迁移率晶体管，如图 1所示，该高电子迁移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层 4、第一沟道层5、漏极9、源极10、栅极11、钝化层12，所述衬底1、成核层 2、缓冲层3、第一势垒层4、第一沟道层5从下到上依次设置，所述第一沟道 层5上设置漏极9、源极10、栅极11，所述漏极9和栅极11设置钝化层12， 所述源极10和栅极11之间设置钝化层12。
29.进一步地，如图2所示，还包括第n势垒层6、第n沟道层7，所述第n 势垒层6、第n沟道层7分别设置多层，同时从下到上叠加设置并且位于第一 沟道层5上方。
30.例如，n＝3时，包括了第一势垒层4、第一沟道层5、第二势垒层、第二沟 道层、第三势垒层、第三沟道层，所述第一势垒层4、第一沟道层5、第二势垒 层、第二沟道层、第三势垒层、第三沟道层从下到上依次叠加设置。
31.如图3所示，所述漏极9和源极10下方于多层2deg进行离子注入形成离 子注入区8，离子注入区8将会把多层沟道层的2deg连接起来，并进行重掺 杂，以此来解决多沟道欧姆接触阻值较大问题，工艺过程需要激活或退火修复。
32.所述第一势垒层4和第n势垒层6均为n面algan，所述第一沟道层5和 第二沟道层7均为n面gan，且具有多沟道结构，这样，第一，由于采用多沟 道hemt的结构，所以相比于单沟道的hemt器件，多沟道hemt器件可以 提供更多的电子来进行导电，因此可获得更大的电流面密度，得到更大的导通 电流；第二，由于采用了n面，异质结自上而下为gan/algan，algan势垒 层位于2deg的下方，可以形成天然的背势垒，将2deg限制在异质结界面处； 第三，同样由于采用了n面，异质结自上而下为gan/algan，源电极与漏电极 直接与电子亲和能较大的gan(相比于algan势垒层)接触，欧姆金属与gan 势垒高度较低，源漏下方进行离子注入更容易形成电阻较低且质量较高的欧姆 接触。此外，2deg更靠近栅极，更容易被栅电极调控，器件的栅控能力更强， 并且n面gan的表面化学活性更高。
33.所述第一势垒层4、第n势垒层6采用纤锌矿结构algan，其al组分范围 为0
‑
55％，且晶向为n面
34.所述第一沟道层5、第n沟道层7采用gan，其晶向为n面
35.所述第一势垒层4和第一沟道层5之间、和/或第n势垒层6和第n沟道层 7之间插入用于提高载流子迁移率的插入层。
36.所述衬底1为可导电的sic、si、gan中的一种。
37.所述成核层2为gan、aln、algan中的一种。
38.所述缓冲层3为gan、aln、algan中的一种或几种。
39.所述漏极9和源极10采用厚度为22/140/55/45nm的ti/al/ni/au，或者厚 度为22/140/50/45nm的ti/al/pt/au。
40.所述栅极11采用厚度为120
‑
300nm的ni/au或pt/au或pd/au，与第n沟 道层7形成肖特基接触。
41.所述钝化层12采用厚度为20
‑
500nm的sin或al2o3或aln。
42.实施例1
43.本发明实施例1提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面
gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 漏极9、源极10、栅极11、钝化层12，所述衬底1、成核层2、缓冲层3、第 一势垒层4、第一沟道层5从下到上依次设置，所述第一沟道层5上设置漏极9、 源极10、栅极11，所述漏极9和栅极11设置钝化层12，所述源极10和栅极 11之间设置钝化层12。
44.进一步地，还包括第n势垒层6、第n沟道层7，所述第n势垒层6、第n 沟道层7从下到上设置并且位于第一沟道层5上方。
45.所述第一势垒层4和第二势垒层6均为n面algan，所述第一沟道层5和 第二沟道层7均为n面gan，且具有多沟道结构。
46.所述第一势垒层4、第二势垒层6采用纤锌矿结构algan，其al组分范围 为30％，且晶向为n面
47.所述第一沟道层5、第二沟道层7采用gan，其晶向为n面
48.所述第一势垒层4和第一沟道层5之间插入用于提高载流子迁移率的插入 层。
49.所述衬底1为可导电的sic。
50.所述成核层2为gan。
51.所述缓冲层3为gan。
52.所述漏极9和源极10采用厚度为22/140/55/45nm的ti/al/ni/au。
53.所述栅极11采用厚度为120nm的ni/auu，与第n沟道层7形成肖特基接 触。
54.所述钝化层12采用厚度为20nm的sin。
55.实施例2
56.本发明实施例2提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 第二势垒层、第二沟道层、漏极9、源极10、栅极11、钝化层12，所述衬底1、 成核层2、缓冲层3、第一势垒层4、第一沟道层5、第二势垒层、第二沟道层 从下到上依次设置，所述第二沟道层上设置漏极9、源极10、栅极11，所述漏 极9和栅极11设置钝化层12，所述源极10和栅极11之间设置钝化层12。
57.所述第一势垒层4和第二势垒层均为n面algan，所述第一沟道层5和第 二沟道层均为n面gan，且具有多沟道结构。
58.所述第一势垒层4、第二势垒层采用纤锌矿结构algan，其al组分范围为55％，且晶向为n面
59.所述第一沟道层5、第二沟道层采用gan，其晶向为n面
60.所述第一势垒层4和第一沟道层5之间和第二势垒层和第二沟道层之间均 插入用于提高载流子迁移率的插入层。
61.所述衬底1为可导电的si。
62.所述成核层2为aln。
63.所述缓冲层3为aln。
64.所述漏极9和源极10采用厚度为22/140/50/45nm的ti/al/pt/au。
65.所述栅极11采用厚度为300nm的pt/au，与第n沟道层7形成肖特基接触。
66.所述钝化层12采用厚度为500nm的al2o3。
67.实施例3
68.本发明实施例3提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 第二势垒层、第二沟道层、漏极9、源极10、栅极11、钝化层12，所述衬底1、 成核层2、缓冲层3、第一势垒层4、第一沟道层5、第二势垒层、第二沟道层、 从下到上依次设置，所述第二沟道层上设置漏极9、源极10、栅极11，所述漏 极9和源极10下方于多层2deg进行离子注入形成离子注入区8，所述漏极9 和栅极11设置钝化层12，所述源极10和栅极11之间设置钝化层12。
69.所述第一势垒层4和第二势垒层均为n面algan，所述第一沟道层5和第 n沟道层7均为n面gan，且具有多沟道结构。
70.所述第一势垒层4、第二势垒层采用纤锌矿结构algan，其al组分范围为 55％，且晶向为n面
71.所述第一沟道层5、第二沟道层采用gan，其晶向为n面
72.所述第一势垒层4和第一沟道层5之间和第二势垒层和第二沟道层之间均 插入用于提高载流子迁移率的插入层。
73.所述衬底1为可导电的gan。
74.所述成核层2为algan。
75.所述缓冲层3为gan、aln、algan的混合物。
76.所述漏极9和源极10采用厚度为22/140/55/45nm的ti/al/ni/au。
77.所述栅极11采用厚度为210nm的pd/au，与第n沟道层7形成肖特基接触。
78.所述钝化层12采用厚度为260nm的aln。
79.实施例4
80.本发明实施例4提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 第二势垒层、第二沟道层、第三势垒层、第三沟道层、漏极9、源极10、栅极 11、钝化层12，所述衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层 5、第二势垒层、第二沟道层、第三势垒层、第三沟道层从下到上依次设置，所 述第三沟道层上设置漏极9、源极10、栅极11，所述漏极9和源极10下方于 多层2deg进行离子注入形成离子注入区8，所述漏极9和栅极11设置钝化层 12，所述源极10和栅极11之间设置钝化层12。
81.所述第一势垒层4、第二势垒层、和第三势垒层均为n面algan，所述第 一沟道层5、第二沟道层、和第三沟道层均为n面gan，且具有多沟道结构。
82.所述第一势垒层4、第二势垒层、和第三势垒层采用纤锌矿结构algan， 其al组分范围为55％，且晶向为n面
83.所述第一沟道层5、第二沟道层、和第三沟道层采用gan，其晶向为n面 84.所述第一势垒层4和第一沟道层5之间、和第二势垒层和第二沟道层、和 第三势垒层和第三沟道层之间均插入用于提高载流子迁移率的插入层。
85.所述衬底1为可导电的si。
86.所述成核层2为gan。
87.所述缓冲层3为aln、algan的混合物。
88.所述漏极9和源极10采用厚度为22/140/55/45nm的ti/al/ni/au。
89.所述栅极11采用厚度为150nm的pt/au，与第n沟道层7形成肖特基接触。
90.所述钝化层12采用厚度为120nm的sin。
91.实施例5
92.本发明实施例5提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 漏极9、源极10、栅极11、钝化层12，所述衬底1、成核层2、缓冲层3、第 一势垒层4、第一沟道层5从下到上依次设置，所述第一沟道层5上设置漏极9、 源极10、栅极11，所述漏极9和栅极11设置钝化层12，所述源极10和栅极 11之间设置钝化层12。
93.所述第一势垒层4为n面algan，所述第一沟道层5为n面gan，且具 有多沟道结构。
94.所述第一势垒层4采用纤锌矿结构algan，其al组分范围为55％，且晶 向为n面
95.所述第一沟道层5采用gan，其晶向为n面
96.所述第一势垒层4和第一沟道层5之间均插入用于提高载流子迁移率的插 入层。
97.所述衬底1为可导电的gan。
98.所述成核层2为gan。
99.所述缓冲层3为gan、algan的混合物。
100.所述漏极9和源极10采用厚度为22/140/50/45nm的ti/al/pt/au。
101.所述栅极11采用厚度为280nm的pt/au，与第n沟道层7形成肖特基接触。
102.所述钝化层12采用厚度为400nm的aln。
103.实施例6
104.本发明实施例6提供一种algan/gan异质结的高电子迁移率晶体管，即 为基于n面gan/algan异质结的多沟道的高电子迁移率晶体管，该高电子迁 移率晶体管包括衬底1、成核层2、缓冲层3、第一势垒层4、第一沟道层5、 第二势垒层、第二沟道层、第三势垒层、第三沟道层、第四势垒层、第四沟道 层、漏极9、源极10、栅极11、钝化层12，所述衬底1、成核层2、缓冲层3、 第一势垒层4、第一沟道层5、第二势垒层、第二沟道层、第三势垒层、第三沟 道层、第四势垒层、第四沟道层从下到上依次设置，所述第四沟道层上设置漏 极9、源极10、栅极11，所述漏极9和源极10下方于多层2deg进行离子注 入形成离子注入区8，所述漏极9和栅极11设置钝化层12，所述源极10和栅 极11之间设置钝化层12。
105.所述第一势垒层4、第二势垒层、第三势垒层、和第四势垒层均为n面 algan，所述第一沟道层5、第二沟道层、第三沟道层、和第四沟道层均为n 面gan，且具有多沟道结构。
106.所述第一势垒层4、第二势垒层、第三势垒层、和第四势垒层采用纤锌矿 结构algan，其al组分范围为55％，且晶向为n面
107.所述第一沟道层5、第二沟道层、第三沟道层、和第四沟道层采用gan， 其晶向为n
面
108.所述第一势垒层4和第一沟道层5之间、和第二势垒层和第二沟道层、和 第三势垒层和第三沟道层、和第四势垒层和第四沟道层均插入用于提高载流子 迁移率的插入层。
109.所述衬底1为可导电的sic。
110.所述成核层2为aln。
111.所述缓冲层3为algan。
112.所述漏极9和源极10采用厚度为22/140/55/45nm的ti/al/ni/au。
113.所述栅极11采用厚度为140nm的pd/au，与第n沟道层7形成肖特基接触。
114.所述钝化层12采用厚度为250nm的al2o3。
115.以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范 围。