一种三维存储器件及其制造方法与流程

技术特征：
1.一种三维存储器件，其特征在于，包括：衬底，具有衬底正面和衬底背面，且所述衬底背面至所述衬底正面依次包括p型衬底、n型硅外延层和n型多晶硅层；堆叠体，包括位于所述衬底正面上交错布置的导电层和电介质层；沟道结构，垂直穿过所述堆叠体，延伸至所述衬底内；栅极线狭缝，垂直穿过所述堆叠体，连接到所述衬底正面上；阵列公共源极，位于栅极线狭缝侧壁上；拾取区，位于衬底背面，所述拾取区内具有导电材料，所述导电材料与所述n型外延硅层接触，并且所述拾取区内位于所述导电材料周边填充有绝缘材料层。2.根据权利要求1所述的三维存储器件，其特征在于，相邻两个栅极线狭缝之间的多个沟道结构呈阵列方式排布。3.根据权利要求1所述的三维存储器件，其特征在于，所述沟道结构延伸至所述衬底内的部分，沿垂直于沟道结构的方向具有通道结构。4.根据权利要求1或3所述的三维存储器件，其特征在于，所述沟道结构包括：存储层、半导体通道层和覆盖层。5.根据权利要求1所述的三维存储器件，其特征在于，所述栅极线狭缝内填充有氧化物材料。6.根据权利要求1所述的三维存储器件，其特征在于，所述沟道结构延伸至n型硅外延层；所述拾取区垂直穿过p型硅衬底和n型硅外延层。7.根据权利要求1或6所述的三维存储器件，其特征在于，所述导电材料穿过所述拾取区与衬底中的n型硅外延层接触。8.根据权利要求1所述的三维存储器件，其特征在于，位于所述导电材料周边的所述绝缘材料层为氧化物材料。9.根据权利要求1所述的三维存储器件，其特征在于，所述拾取区的宽度小于栅极线狭缝的宽度。10.根据权利要求1所述的三维存储器件，其特征在于，还包括沟槽，形成于所述衬底的所述n型硅外延层内，且所述沟槽内填充有n型硅外延层，所述沟槽的上方覆盖有n型多晶硅层，并且在所述堆叠体的堆叠方向上，所述栅线狭缝与所述沟槽相对应，所述拾取区与所述沟槽相对应。11.根据权利要求10所述的三维存储器件，其特征在于，所述沟槽的宽度大于所述栅线狭缝底部的宽度。12.一种三维半导体器件的制造方法，其特征在于，该方法的步骤包括：提供衬底；在所述衬底正面上形成堆叠体；垂直穿过所述堆叠体，延伸至所述衬底内形成多个沟道结构；垂直穿过所述堆叠体，连接到所述衬底正面上形成多个栅极线狭缝；去除所述沟道结构位于所述衬底内的存储层以形成通道结构；在所述栅极线狭缝内壁上形成阵列公共源极；
在所述衬底背面与所述阵列公共源极相对应的位置形成拾取区：在所述衬底背面形成接触孔；在接触孔的存储层上沉积绝缘材料层；去除接触孔的底部的绝缘材料层，形成拾取区；在拾取区内添加导电材料，所述导电材料与所述衬底电连接。13.根据权利要求12所述的制造方法，其特征在于，所述衬底的形成步骤包括：在p型硅衬底上形成n型硅外延层；在n型硅外延层上形成沟槽；在n型硅外延层上和沟槽内形成n型多晶硅层，所述拾取区内的所述导电材料与所述n型硅外延层接触。14.根据权利要求13所述的制造方法，其特征在于，所述形成穿过所述堆叠体的多个沟道结构的步骤包括：垂直穿过所述堆叠体，延伸至所述衬底中的n型硅外延层内形成多个沟道孔；在所述沟道孔内依次形成存储层、半导体通道层和覆盖层。15.根据权利要求13或14所述的制造方法，其特征在于，所述垂直穿过所述堆叠体，连接到所述衬底正面上形成多个栅极线狭缝的步骤包括：垂直于堆叠体，对准所述沟槽的位置，形成栅极线狭缝；所述栅极线狭缝延伸至所述沟槽内；在栅极线狭缝表面形成电介质材料层；去除栅极线狭缝底部的电介质材料层。16.根据权利要求15所述的制造方法，其特征在于，去除所述沟道结构位于所述衬底内的存储层以形成通道结构的步骤包括：去除所述衬底中的多晶硅层；去除栅极线狭缝内的电介质材料；去除所述沟道结构中位于所述衬底中多晶硅层内的存储层，使沟道结构上形成通道结构。17.根据权利要求16所述的制造方法，其特征在于，去除所述衬底上的多晶硅层的步骤之后包括：对与多晶硅层邻接的界面进行平整化处理。18.根据权利要求16所述的制造方法，其特征在于，去除所述沟道结构位于所述衬底内的存储层以形成通道结构的步骤之后包括：在栅极线狭缝的内壁、所述多晶硅层和沟槽的内壁沉积多晶硅；去除栅极线狭缝侧壁、沟槽内和沟槽上方的多晶硅；在沟槽内填充n型硅外延层，在沟槽上方的多晶硅层填充多晶硅。19.根据权利要求12或18所述的制造方法，其特征在于，在所述栅极线狭缝内壁上形成阵列公共源极的步骤包括：去除栅极线狭缝内壁上的氧化物；在栅极线狭缝内壁上形成门结构；在栅极线狭缝内填充氧化物材料。20.根据权利要求12所述的制造方法，其特征在于，在接触孔的存储层上沉积的绝缘材
料层为氧化物层。

技术总结
本公开提供一种三维存储器件及其制造方法，其中，所述三维存储器件，包括：衬底；堆叠体，包括位于所述衬底正面上交错布置的导电层和电介质层；沟道结构，垂直穿过所述堆叠体，延伸至所述衬底内；栅极线狭缝，垂直穿过所述堆叠体，连接到所述衬底正面上；阵列公共源极，位于栅极线狭缝侧壁上与堆叠体接触；拾取区，位于衬底背面与所述阵列公共源极相对应的位置，所述拾取区内具有导电材料。本方案通过在晶圆背面形成阵列公共源极的拾取区，不但可以避免拾取区占用存储器的存储空间，还可以避免阵列公共源极字线暴露的风险。公共源极字线暴露的风险。公共源极字线暴露的风险。


技术研发人员：吴林春 张坤 周文犀
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2020.07.21
技术公布日：2021/10/23