一种堆叠封装结构及LED显示装置的制作方法

一种堆叠封装结构及led显示装置
技术领域
1.本技术涉及led封装技术领域，更具体的说，特别涉及一种堆叠封装结构及led显示装置。


背景技术：

2.随着led显示屏的逐渐发展，人们对led封装器件的视觉感、对比度、亮度、寿命等要求越来越苛刻，众所周知，随着应用于显示屏的led封装器件点间距的减小，显示屏的分辨率、亮度、对比度及寿命都会显著提升，然而，对于一些安装面积小的显示屏，对led封装器件的分辨率、亮度有着更高的要求，因此常通过密集的设置led芯片来解决，但是，现有技术能做出最小点间距为p0.7产品，仍然不能满足越来越高的市场需求，随着点间距减小，工艺制程难度越来越大。因此有必要提出一种堆叠封装结构，以解决上述问题。


技术实现要素：

3.本发明的目的在于提供一种堆叠封装结构及led显示装置，能够缩小芯片摆放空间，实现芯片排布优化。
4.为了解决以上提出的问题，本发明实施例提供了如下所述的技术方案：
5.一种堆叠封装结构，包括线路板和若干芯片堆叠结构，所述芯片堆叠结构设于所述线路板上，所述芯片堆叠结构包括至少三个芯片，至少三个所述芯片中的至少一个为倒装芯片，至少一个为垂直芯片，至少一个所述倒装芯片的至少一个电极上设有电连接结构，至少一个所述垂直芯片设于所述倒装芯片上，所述垂直芯片通过所述电连接结构与所述倒装芯片电连接，以形成至少两层堆叠式组合芯片。
6.进一步地，所述芯片为三个，三个所述芯片分别为第一芯片、第二芯片和第三芯片，所述第一芯片为倒装芯片，所述第一芯片的至少一个电极上设有电连接结构，所述第二芯片和第三芯片至少一个为垂直芯片。
7.进一步地，所述第二芯片为正装芯片，所述第三芯片为垂直芯片，所述第二芯片的至少一个电极上设有电连接结构。
8.进一步地，所述第二芯片和第三芯片为垂直芯片。
9.进一步地，所述第一芯片的第一电极和第二电极处设有电连接结构，所述第二芯片的第一电极处设有电连接结构，所述第一芯片设于所述线路板上，所述第二芯片设于所述第一芯片的第一电极上，所述位于第一芯片的第一电极的电连接结构与所述位于第二芯片的第一电极的电连接结构进行电连接，所述第三芯片设于所述第一芯片的第二电极上，所述位于第一芯片的第二电极的电连接结构与所述第三芯片的底部电极进行电连接，以形成两层堆叠式组合芯片。
10.进一步地，所述第一芯片的第二电极处设有电连接结构，所述第二芯片的第二电极处设有电连接结构，所述第一芯片设于所述线路板上，所述第二芯片设于所述第一芯片的第二电极上，所述位于第一芯片的第二电极的电连接结构与所述位于第二芯片的第二电
极的电连接结构进行电连接，所述第三芯片设于所述第二芯片的第二电极上，所述位于第二芯片的第二电极的电连接结构与所述第三芯片的底部电极进行电连接，以形成三层堆叠式组合芯片。
11.进一步地，所述第一芯片的第一电极和第二电极处设有电连接结构，所述第一芯片设于所述线路板上，所述第二芯片设于所述第一芯片的第一电极上，所述位于第一芯片的第一电极的电连接结构与所述第二芯片的底部电极进行电连接，所述第三芯片设于所述第一芯片的第二电极上，所述位于第一芯片的第二电极的电连接结构与所述第三芯片的底部电极进行电连接，以形成两层堆叠式组合芯片。
12.进一步地，所述电连接结构为贯穿所述芯片的金属柱。
13.进一步地，所述第一芯片为绿管芯片，所述第二芯片为蓝管芯片，所述第三芯片为红管芯片。
14.进一步地，所述线路板上设有第一焊盘和第二焊盘，所述芯片堆叠结构设于所述第一焊盘上，所述芯片堆叠结构与所述第二焊盘电连接。进一步地，所述第一焊盘与所述第二焊盘存在高度差，所述第二焊盘设于所述第一焊盘沿长度方向的两侧，或者，所述第二焊盘设于所述第一焊盘沿宽度方向的两侧。
15.进一步地，所述芯片堆叠结构背向所述线路板一面设有封装胶层。
16.为了解决以上提出的技术问题，本发明实施例还提供了一种led显示装置，采用了如下所述的技术方案：
17.一种led显示装置，包括如上所述的堆叠封装结构。
18.与现有技术相比，本发明实施例主要有以下有益效果：
19.一种堆叠封装结构及led显示装置，对现有倒装芯片、正装芯片进行激光钻孔、增加金属柱等处理，或者通过化学沉积的方式形成带有金属柱的芯片，然后在倒装芯片上放置正装芯片或垂直芯片，不同颜色芯片之间通过金属柱、导电材料进行电连接，形成两层或三层堆叠式rgb组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，rgb组合芯片通过刷锡、焊线的方式与线路板实现电连接，以堆叠的方式组合正装芯片、倒装芯片及垂直芯片，通过独特的组合设计，实现正装焊线和倒装刷锡的技术互补，实现r/g/b三色的单独控制。
附图说明
20.为了更清楚地说明本发明的方案，下面将对实施例描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1a为现有倒装芯片的结构示意图；
22.图1b为现有正装芯片的结构示意图；
23.图1c为现有垂直芯片的结构示意图；
24.图2a为本发明实施例的实施方式一中倒装芯片的结构示意图；
25.图2b为本发明实施例的实施方式一中正装芯片的结构示意图；
26.图2c为本发明实施例的实施方式一中垂直芯片的结构示意图；
27.图3a为本发明实施例中实施方式二中倒装芯片的结构示意图；
28.图3b为本发明实施例中实施方式二中正装芯片的结构示意图；
29.图3c为本发明实施例中实施方式二中垂直芯片的结构示意图；
30.图4a为本发明实施例中实施方式三中正装芯片的结构示意图；
31.图4b为本发明实施例中实施方式三中倒装芯片的结构示意图；
32.图4c为本发明实施例中实施方式三中垂直芯片的结构示意图；
33.图5a为本发明实施例中线路板的结构示意图；
34.图5b为本发明实施例中线路板的另一结构示意图；
35.图6a为本发明实施例的实施方式一中堆叠封装结构的结构示意图；
36.图6b为本发明实施例的实施方式一中堆叠封装结构的另一结构示意图；
37.图7a为本发明实施例的实施方式二中堆叠封装结构的结构示意图；
38.图7b为本发明实施例的实施方式二中堆叠封装结构的另一结构示意图；
39.图8a为本发明实施例的实施方式三中堆叠封装结构的结构示意图；
40.图8b为本发明实施例的实施方式三中堆叠封装结构的另一结构示意图；
41.图9为现有p0.7产品的点间距示意图；
42.图10为本发明实施例中堆叠封装结构的点间距示意图；
43.图11为本发明另一实施例中堆叠封装结构的点间距示意图；
44.图12a为本发明实施方式一中堆叠封装结构的电路原理图；
45.图12b为本发明实施方式二中堆叠封装结构的电路原理图；
46.图12c为本发明实施方式三中堆叠封装结构的电路原理图。
47.附图标记说明：
48.1、线路板；2、第一焊盘；3、第二焊盘；4、芯片堆叠结构；5、第一芯片；6、第二芯片；7、第三芯片；8、金属柱；9、衬底；10、多量子阱；11、p－gan；12、第一电极；13、凸点；14、第二电极；15、n－gan；16、外延层；17、金属基座；18、通孔。
具体实施方式
49.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本发明的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。本发明的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
50.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
51.本技术实施例提供一种堆叠封装结构，包括线路板和若干芯片堆叠结构，所述芯片堆叠结构设于所述线路板上，所述芯片堆叠结构包括至少三个芯片，至少三个所述芯片中的至少一个为倒装芯片，至少一个为垂直芯片，至少一个所述倒装芯片的至少一个电极上设有电连接结构，至少一个所述垂直芯片设于所述倒装芯片上，所述垂直芯片通过所述电连接结构与所述倒装芯片电连接，以形成至少两层堆叠式组合芯片。
52.基于上述的堆叠封装结构，本技术实施例还提供一种led显示装置，包括如上所述的堆叠封装结构。
53.为了使本领域技术人员更好地理解本发明方案，下面将参照相关附图，对本发明实施例中的技术方案进行清楚、完整地描述。
54.实施例
55.一种堆叠封装结构，如图6－8所示，包括线路板1和若干芯片堆叠结构4，所述芯片堆叠结构4设于所述线路板1上，所述芯片堆叠结构4包括至少三个芯片，至少三个所述芯片中的至少一个为倒装芯片，至少一个为垂直芯片，至少一个所述倒装芯片的至少一个电极上设有电连接结构，至少一个所述垂直芯片设于所述倒装芯片上，所述垂直芯片通过所述电连接结构与所述倒装芯片电连接，以形成至少两层堆叠式组合芯片。
56.本实施例提供的堆叠封装结构，对现有芯片和线路板1进行优化，对至少三个芯片进行堆叠，形成至少两层堆叠式组合芯片，能够缩小芯片摆放空间，实现芯片排布优化。
57.本实施例中，所述芯片为三个，三个所述芯片分别为第一芯片5、第二芯片6和第三芯片7，第一芯片5、第二芯片6和第三芯片7堆叠设置，以形成两层堆叠式组合芯片或三层堆叠式组合芯片，具体如图6a、图7a和图8a所示，能够缩小芯片摆放空间，实现芯片排布优化芯片。堆叠结构4与线路板1电连接，能够实现r/g/b三色的单独控制，最终堆叠封装结构出光满足rgb芯片亮度比例3：6：1。如图1a所示，图1a为倒装芯片的结构示意图，结合图6a，所述第一芯片5可为倒装芯片，倒装芯片适用于r/g/b三色芯片，即红管倒装芯片(r)、绿管倒装芯片(g)和蓝管倒装芯片(b)，倒装芯片包括衬底9和设于衬底9底面的n－gan15，衬底9为蓝宝石或sic衬底，n－gan15底面一侧从上至下依次设置有多量子阱10、p－gan11、第一电极12和凸点13，另一侧从上至下依次设置有第二电极14和凸点13。
58.如图1b所示，图1b为正装芯片的结构示意图，结合图6a，所述第二芯片6可为正装芯片或垂直芯片，正装芯片适用于r/g/b三色芯片，即红管正装芯片(r)、绿管正装芯片(g)和蓝管正装芯片(b)，正装芯片下面可采用蓝宝石衬底9，电极设置在上方，正装芯片包括衬底9和设于衬底9顶面的n－gan15，n－gan15顶面一侧从下至上依次设置有多量子阱10、p－gan11、外延层16、第一电极12，另一侧设置有第二电极14。
59.如图1c所示，图1c为垂直芯片的结构示意图，结合图6a，所述第三芯片7可为垂直芯片，垂直芯片适用于红管垂直芯片(r)，也可适用于蓝管垂直芯片(b)，垂直芯片包括从下至上依次设置的金属基座17、p－gan11、多量子阱10、n－gan15、第二电极14和凸点13。
60.本实施例中，对现有的芯片结构进行优化，具体的，对倒装芯片和正装芯片进行钻孔，如通过激光钻孔形成通孔18，并在通孔18内设置电连接结构，或者通过化学沉积的方式直接形成带有电连接结构的芯片，所述电连接结构贯穿芯片。
61.所述第一芯片5为倒装芯片，所述第二芯片6和第三芯片7至少一个为垂直芯片。
62.本实施例中，所述第一芯片5为倒装芯片，所述第二芯片6为正装芯片，所述第三芯片7为垂直芯片，所述第二芯片6的至少一个电极上设有电连接结构。
63.或者，所述第一芯片5为倒装芯片，所述第二芯片6和第三芯片7均为垂直芯片。
64.本实施例中，所述第一芯片5为绿管芯片，所述第二芯片6为蓝管芯片，所述第三芯片7为红管芯片，在此举例不作具体限定。
65.本实施例提供三种芯片优化及芯片组合的实施方式，实施方式一为，对倒装芯片
和正装芯片进行优化，以第一芯片5采用绿管倒装芯片(g)，第二芯片6采用蓝管正装芯片(b)，第三芯片7采用红管垂直芯片(r)举例。
66.如图2a所示，具体的，所述第一芯片5为绿管倒装芯片，结合图6a，所述第一芯片5的第一电极12和第二电极14处设有通孔18，所述通孔18为两个且沿竖直方向开设，所述电连接结构为设于所述通孔18内的金属柱8，或者通过化学沉积的方式直接形成带有电连接结构的第一芯片5；如图2b所示，所述第二芯片6为蓝管正装芯片，所述第二芯片6的第一电极12处设有通孔18，所述通孔18沿竖直方向开设，所述电连接结构为设于所述通孔18内的金属柱8，或者通过化学沉积的方式直接形成带有电连接结构的第二芯片6；如图2c所示，所述第三芯片7为红管垂直芯片。
67.实施方式二为，对倒装芯片和正装芯片进行优化，以第一芯片5采用绿管倒装芯片(g)，第二芯片6采用蓝管正装芯片(b)，第三芯片7采用红管垂直芯片(r)举例。
68.如图3a所示，具体的，所述第一芯片5为绿管倒装芯片，结合图7a，所述第一芯片5的第二电极14处设有通孔18，所述通孔18沿竖直方向开设，所述电连接结构为设于所述通孔18内的金属柱8，或者通过化学沉积的方式直接形成带有电连接结构的第一芯片5；如图3b所示，所述第二芯片6为蓝管正装芯片，所述第二芯片6的第二电极14处设有通孔18，所述通孔18沿竖直方向开设，所述电连接结构为设于所述通孔18内的金属柱8，或者通过化学沉积的方式直接形成带有电连接结构的第二芯片6；如图3c所示，所述第三芯片7为红管垂直芯片。
69.实施方式三为，对倒装芯片进行优化，以第一芯片5采用绿管倒装芯片(g)，第二芯片6采用蓝管垂直芯片(b)，第三芯片7采用红管垂直芯片(r)举例。
70.如图4a所示，所述第一芯片5为绿管倒装芯片，结合图8a，所述第一芯片5的第一电极12和第二电极14处设有通孔18，所述通孔18为两个且沿竖直方向开设，所述电连接结构为设于所述通孔18内的金属柱8，或者通过化学沉积的方式直接形成带有电连接结构的第一芯片5；如图4b所示，所述第二芯片6为蓝管垂直芯片；如图4c所示，所述第三芯片7为红管垂直芯片。
71.本实施例中，所述第一电极12为p电极，所述第二电极14为n电极，所述电连接结构为贯穿所述芯片的金属柱8，金属柱8可采用铜柱。
72.现有量产芯片尺寸：
[0073][0074]
所述线路板1上设有第一焊盘2和第二焊盘3，所述芯片堆叠结构4设于所述第一焊盘上1，所述芯片堆叠结构4与所述第二焊盘3电连接。
[0075]
如图5a和图5b所示，为了方便芯片堆叠结构4的组合，结合图6a，设计与芯片相互匹配的线路板1结构，实现r/g/b三色的单独控制，具体的，重新设计线路板1焊盘结构，在第一焊盘2两侧设置第二焊盘3单独控制r/g/b灯珠，第二焊盘3的设置用于后续芯片的打线键合，第一焊盘2用于刷锡并在刷锡后固定倒装芯片。以堆叠的方式组合正装芯片、倒装芯片及垂直芯片，通过独特的组合设计，实现正装焊线和倒装刷锡的技术互补。
[0076]
所述第一焊盘2与所述第二焊盘3存在高度差，本实施例中，第一焊盘2为大焊盘，所述第二焊盘3为小焊盘，大焊盘的高度高于小焊盘的高度，有利于更高的焊盘透过钢网网孔，然后刷锡的时候锡膏只刷高的焊盘，其次有个高度差方便对后续堆叠到上面的芯片进行焊线。所述第二焊盘3设于所述第一焊盘2沿长度方向的两侧。
[0077]
本实施例中，采用优化后的芯片进行堆叠，所述第一芯片5设于所述第一焊盘2上，所述第二芯片6和第三芯片7设于所述第一芯片5上，所述第二芯片6和第三芯片7与所述第二焊盘3电连接，以形成两层堆叠式组合芯片，如图6a和图8a所示。
[0078]
或者，所述第一芯片5设于所述第一焊盘2上，所述第二芯片6设于所述第一芯片5上，所述第三芯片7设于所述第二芯片6上，所述第三芯片7与所述第二焊盘3电连接，以形成三层堆叠式组合芯片，如图7a所示。
[0079]
实施方式一中，如图6a和图6b所示，所述第一芯片5为绿管倒装芯片(g)，所述第二芯片6为蓝管正装芯片(b)，所述第三芯片7为红管垂直芯片(r)，结合图2a、图2b和图2c，所述绿管倒装芯片的第一电极12和第二电极14处设有通孔18，所述蓝管正装芯片的第一电极12处设有通孔18，所述通孔18沿竖直方向开设，所述通孔18内设有金属柱8，所述绿管倒装芯片设于所述第一焊盘2上，所述蓝管正装芯片设于所述绿管倒装芯片的第一电极12上，所述位于绿管倒装芯片的第一电极12的金属柱8与所述位于蓝管正装芯片的第一电极12的金属柱8进行电连接，所述红管垂直芯片设于所述绿管倒装芯片的第二电极14上，所述位于绿管倒装芯片的第二电极14的金属柱8与所述红管垂直芯片的底部电极进行电连接，所述蓝管正装芯片和红管垂直芯片与所述第二焊盘3电连接，以形成两层堆叠式组合芯片，即两层堆叠式rgb组合芯片，能够缩小芯片摆放空间，实现芯片排布优化。
[0080]
所述绿管倒装芯片背向所述线路板1一面位于金属柱8的位置设有导电材料，所述蓝管正装芯片和红管垂直芯片固定设置于所述导电材料上，所述位于绿管倒装芯片的第一电极12的金属柱8通过导电材料与所述位于蓝管正装芯片的第一电极12的金属柱8进行电连接，所述位于绿管倒装芯片的第二电极14的金属柱8通过导电材料与所述红管垂直芯片的底部电极进行电连接，导电材料可采用银浆或者锡膏。需要说明的是，从芯片堆叠结构4的俯视图上看，上层芯片的俯视图投影能够将下层芯片的电极的俯视图投影部分或完全覆盖，进一步地，上层芯片的某一电极的金属柱8的俯视图投影与下层芯片的对应电极的金属柱8的俯视图投影部分或完全重合，确保上下两层芯片的电极能够实现电连接，同时减少导电材料的使用量，降低导电材料对下层芯片的发光光效的影响。
[0081]
所述芯片堆叠结构4背向所述线路板1一面设有封装胶层。
[0082]
本实施例对芯片和线路板1进行堆叠式组合，线路板1位于最下层，优化后的倒装芯片位于芯片的第一层，上面第二层放置正装芯片和垂直芯片，最上方为封装胶层。为了进一步减小芯片摆放位置，根据芯片尺寸大小和芯片发光强度，优先采用绿管倒装芯片(g)、蓝管正装芯片(b)及红管垂直芯片(r)的组合(绿管光强过剩故优先放到第一层，以减少发
光衰减和串光)，两层堆叠式rgb组合芯片更有利于芯片出光。
[0083]
具体工艺路线如下：
[0084]
芯片和线路板1准备，线路板1为最下层；
[0085]
在线路板1的第一焊盘2处进行刷锡处理，并固上绿管倒装芯片，之后过炉处理，第一层为倒装芯片层；
[0086]
在绿管倒装芯片表面有金属柱8位置使用固晶机点导电材料，之后在导电材料处固上优化后的蓝管正装芯片和红管垂直芯片，过炉处理，第二层为正装芯片和垂直芯片组合层；
[0087]
在蓝管正装芯片和红管垂直芯片凸点13上，使用焊线机进行芯片与第二焊盘3的打线键合；
[0088]
最后，为提高芯片使用寿命，在芯片最上方采用液态封装技术进行封装，最上方为封装胶层。
[0089]
实施方式二中，如图7a和图7b所示，所述第一芯片5为绿管倒装芯片(g)，所述第二芯片6为蓝管正装芯片(b)，所述第三芯片7为红管垂直芯片(r)，结合图3a、图3b和图3c，所述绿管倒装芯片的第二电极14处设有通孔18，所述蓝管正装芯片的第二电极14处设有通孔18，所述通孔18沿竖直方向开设，所述通孔18内设有金属柱8，所述绿管倒装芯片设于所述第一焊盘2上，所述蓝管正装芯片设于所述绿管倒装芯片的第一电极12上，所述位于绿管倒装芯片的第二电极14的金属柱8与所述位于蓝管正装芯片的第二电极14的金属柱8进行电连接，所述红管垂直芯片设于所述蓝管正装芯片的第二电极14上，所述位于蓝管正装芯片的第二电极14的金属柱8与所述红管垂直芯片的底部电极进行电连接，所述红管垂直芯片与所述第二焊盘3电连接，以形成三层堆叠式组合芯片，即三层堆叠式rgb组合芯片。
[0090]
为了进一步优化产品空间设计，芯片结构(倒装芯片、正装芯片)可进一步优化，实施方式二依然采用层状堆叠式组合方案。根据芯片尺寸大小和芯片发光强度，第一层优先采用绿管倒装芯片(g)，第二层优先采用蓝管正装芯片(b)，第三层优先采用红管垂直芯片(r)，三层堆叠式rgb组合芯片更有利于光色单独控制。
[0091]
所述绿管倒装芯片背向所述线路板1一面位于金属柱8的位置设有导电材料，所述蓝管正装芯片固定设置于所述导电材料上，所述蓝管正装芯片背向所述线路板1一面位于金属柱8的位置设有导电材料，所述红管垂直芯片固定设置于所述导电材料上，所述位于绿管倒装芯片的第二电极14的金属柱8、所述位于蓝管正装芯片的第二电极14的金属柱8以及所述红管垂直芯片的底部电极通过导电材料进行电连接，导电材料可采用银浆或者锡膏。
[0092]
具体工艺路线如下：
[0093]
芯片和线路板1准备，线路板1为最下层；
[0094]
在线路板1的第一焊盘2处进行刷锡处理，并固上绿管倒装芯片，之后过炉处理，第一层为倒装芯片层；
[0095]
在倒装芯片表面有金属柱8位置使用固晶机点导电材料，之后再导电材料处固上优化后的蓝管正装芯片，第二层为正装芯片层；
[0096]
在蓝管正装芯片表面有金属柱8位置使用固晶机点导电材料，之后再导电材料处固上优化后的红管垂直芯片，第三层为垂直芯片层；
[0097]
在蓝管正装芯片和红管垂直芯片凸点13上，使用焊线机进行芯片与第二焊盘3的
打线键合，实现单独控制r/g/b三色；
[0098]
最后，为提高芯片使用寿命，在芯片最上方采用液态封装技术进行封装，最上方为封装胶层。
[0099]
实施方式三中，如图8a和图8b所示，所述第一芯片5为绿管倒装芯片(g)，所述第二芯片6为蓝管垂直芯片(b)，所述第三芯片7为红管垂直芯片(r)，结合图4a、图4b和图4c，所述绿管倒装芯片的第一电极12和第二电极14处设有通孔18，所述通孔18沿竖直方向开设，所述通孔18内设有金属柱8，所述绿管倒装芯片设于所述第一焊盘2上，所述蓝管垂直芯片设于所述绿管倒装芯片的第一电极12上，所述位于绿管倒装芯片的第一电极12的金属柱8与所述位于蓝管垂直芯片的底部电极进行电连接，所述红管垂直芯片设于所述绿管倒装芯片的第二电极14上，所述位于绿管倒装芯片的第二电极14的金属柱8与所述红管垂直芯片的底部电极进行电连接，所述蓝管垂直芯片和红管垂直芯片与所述第二焊盘3电连接，以形成两层堆叠式组合芯片，即两层堆叠式rgb组合芯片。
[0100]
为了进一步优化产品空间设计，芯片结构(倒装芯片、正装芯片)可进一步优化，实施方式三依然采用堆叠式组合方案，第一层放置优化后的倒装芯片，第二层放置垂直芯片(反电极、正电极组合)，优先采用绿管倒装芯片(g)、蓝管垂直反电极芯片(b)及红管正电极垂直芯片(r)的组合，两层堆叠式rgb组合芯片更有利于芯片出光。
[0101]
所述绿管倒装芯片背向所述线路板1一面位于金属柱8的位置设有导电材料，所述蓝管垂直芯片和红管垂直芯片固定设置于所述导电材料上，所述位于绿管倒装芯片的第一电极12的金属柱8通过导电材料与所述蓝管垂直芯片的底部电极进行电连接，所述位于绿管倒装芯片的第二电极14的金属柱8通过导电材料与所述红管垂直芯片的底部电极进行电连接，导电材料可采用银浆或者锡膏。
[0102]
具体工艺路线如下：
[0103]
芯片和线路板1准备，线路板1为最下层；
[0104]
在线路板1的第一焊盘2处进行刷锡处理，并固上绿管倒装芯片，之后过炉处理，第一层为倒装芯片层；
[0105]
在绿管倒装芯片表面有金属柱8位置使用固晶机点导电材料，之后再导电材料处固上优化后的蓝管垂直芯片和红管垂直芯片(反电极和正电极组合)，第二层为垂直芯片组合层；
[0106]
在蓝管垂直芯片和红管垂直芯片凸点13上，使用焊线机进行芯片与第二焊盘3的打线键合，实现单独控制r/g/b三色；
[0107]
最后，为提高芯片使用寿命，在芯片最上方采用液态封装技术进行封装，最上方为封装胶层。
[0108]
本实施例对现有量产芯片进行优化并进行芯片组合排布(如下表所示)，以线路板1焊盘四周预留尺寸偏差与现有能做出最小点间距p0.7产品做对比，p0.7产品的实际点间距为0.781mm，如图9所示，本实施例通过对现有芯片和线路板1进行优化，形成两层或三层堆叠式组合芯片，合理利用垂直空间，以减小水平摆放空间，摆放芯片后，实际点间距为d1，d1＝0.315mm，点间距仅p0.3(0.315mm)，如图10所示，图10为实施方式一、实施方式二和实施方式三种堆叠封装结构的点间距示意图，从而能够较大程度地缩小芯片摆放空间，实现芯片排布优化。
[0109][0110][0111]
在其他的实施例中，所述第二焊盘3设于所述第一焊盘2沿宽度方向的两侧，如图11所示，摆放芯片后，实际点间距为d2，d2＝0.3975mm，点间距仅p0.3(0.3975mm)，较大程度地缩小芯片摆放空间，实现芯片排布优化。
[0112]
图12a、图12b和图12c分别为实施方式一、实施方式二和实施方式三的电路原理图。实施方式一中，如图12a所示，红管垂直芯片(r)和绿管倒装芯片(g)共用阴极，蓝管正装芯片(b)和绿管倒装芯片(g)共用阳极。两层堆叠式组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，并能够实现r/g/b三色的单独控制。
[0113]
实施方式二中，如图12b所示，红管垂直芯片(r)、绿管倒装芯片(g)和蓝管正装芯片(b)共用阴极。三层堆叠式组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，能够实现r/g/b三色的单独控制，并能够实现r/g/b三色的两两控制。
[0114]
实施方式三中，如图12c所示，红管垂直芯片(r)和绿管倒装芯片(g)共用阴极，蓝管垂直芯片(b)和绿管倒装芯片(g)共用阳极。两层堆叠式组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，并能够实现r/g/b三色的单独控制。
[0115]
倒装芯片最大能做到200－350μm；垂直芯片最小能到70－120μm；正装芯片最小能做到100－150μm/最大能做到200－350μm，如下表所示，正装芯片使用的是3＊5正装芯片。
[0116]
[0117][0118]
为了提高芯片效率及更快速的量产化，根据计算目前可量产的芯片面积：
[0119]
第二层芯片面积/第一层芯片面积比需保持在0.2－0.8；
[0120]
第三层芯片面积/第二层芯片面积比需保持在0.1－0.6。
[0121]
进一步的，第二层芯片面积/第一层芯片面积比优选为0.357－0.595。
[0122]
进一步的，第三层芯片面积/第二层芯片面积比优选为0.16－0.32。
[0123]
本实施例提供的堆叠封装结构，采用现有倒装芯片、正装芯片进行激光钻孔、增加金属柱8等处理，或者通过化学沉积的方式形成带有金属柱8的芯片，然后在倒装芯片上放置正装芯片或垂直芯片，不同颜色芯片之间通过金属柱8、导电材料进行电连接，形成至少两层堆叠式rgb组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，rgb组合芯片通过刷锡、焊线的方式与线路板1实现电连接，以堆叠的方式组合正装芯片、倒装芯片及垂直芯片，通过独特的组合设计，实现正装焊线和倒装刷锡的技术互补，实现r/g/b三色的单独控制。
[0124]
为了解决以上提出的技术问题，本发明实施例还提供了一种led显示装置，采用了如下所述的技术方案：
[0125]
一种led显示装置，包括如上所述的堆叠封装结构。
[0126]
本实施例提供的led显示装置，采用现有倒装芯片、正装芯片进行激光钻孔、增加金属柱8等处理，或者通过化学沉积的方式形成带有金属柱8的芯片，然后在倒装芯片上放置正装芯片或垂直芯片，不同颜色芯片之间通过金属柱8、导电材料进行电连接，形成至少两层堆叠式rgb组合芯片，能够缩小芯片摆放空间，实现芯片排布优化，rgb组合芯片通过刷
锡、焊线的方式与线路板1实现电连接，以堆叠的方式组合正装芯片、倒装芯片及垂直芯片，通过独特的组合设计，实现正装焊线和倒装刷锡的技术互补，实现r/g/b三色的单独控制。
[0127]
显然，以上所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，附图中给了本发明的较佳实施例，但并不限制本发明的专利范围。本发明可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明专利保护范围之内。