一种系统级封装方法及封装结构与流程

1.本发明涉及半导体技术领域，尤其涉及一种系统级封装方法及封装结构。


背景技术：

2.随着5g通讯和人工智能(ai)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
3.现有的系统级封装，存在以下缺点：a、工艺复杂，造成封装效率低；b、需要先将芯片与器件晶圆实现电连接，最后才能实现与pcb电连接，使得封装尺寸大，工艺复杂，成本高等问题。
4.因此，亟待一种新的系统级封装方法及封装结构，可以解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。


技术实现要素：

5.本发明的目的在于提供一种系统级封装方法及封装结构，至少能够解决工艺难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
6.为了实现上述目的，一方面，本发明提供一种系统级封装方法，包括：
7.提供pcb板，所述pcb板具有正面和背面，所述正面形成有多个裸露的第一焊垫；
8.提供第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述pcb板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫；
9.将所述第一芯片与所述pcb板通过干膜连接，所述第一焊垫与所述第二焊垫相对围成空隙；
10.通过电镀工艺在所述空隙内形成导电凸块以电连接所述第一焊垫和第二焊垫。
11.另一方面，本发明还提供一种系统级封装结构，包括：
12.pcb板，所述pcb板具有正面和背面，所述正面具有多个裸露的第一焊垫；
13.第一芯片，所述第一芯片具有相对的第一表面和第二表面，与所述pcb板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫；所述第一芯片通过干膜键合在所述pcb板上；
14.导电凸块，通过电镀工艺形成于所述第一焊垫与所述第二焊垫之间并与所述第一焊垫与所述第二焊垫电连接。
15.本发明的有益效果在于：
16.通过将第一芯片与pcb板直接电连接，通过电镀工艺在芯片与pcb板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
17.进一步地，pcb板上的第一焊垫和第一芯片的第二焊垫之间形成空隙，通过电镀工艺形成的导电凸块形成在空隙中，能够提高结合强度。且形成完导电凸块后，即可实现第一焊垫和第一芯片之间的电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
18.进一步地，第一芯片与pcb板之间通过干膜实现物理连接，而且干膜覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
19.进一步地，干膜材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与pcb板的结合应力。
附图说明
20.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1至图7为本发明实施例1所提供的系统级封装方法中不同步骤对应的结构示意图；
22.图8为本发明实施例2所提供的系统级封装结构的示意图；
23.图9为本发明实施例3所提供的系统级封装结构的示意图；
24.图10为本发明实施例4所提供的系统级封装结构的示意图。
25.附图标记：21、基板；22、介质层；31、第三焊垫；32、导电插塞；40、第一焊垫；50、干膜；51、第一空腔；60、第二焊垫；70、导电凸块；70a、空隙；80、焊球；100、第一芯片；200、塑封层；201、连通孔。
具体实施方式
26.以下结合附图和具体实施例对本发明的系统级封装方法及封装结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
27.在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所述的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
28.实施例1
29.本实施例1提供了一种系统级封装方法，包括以下步骤：
30.s01：提供pcb板，所述pcb板具有正面和背面，所述正面形成有多个裸露的第一焊
垫40；
31.s02：提供第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述pcb板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫60；
32.s03：将所述第一芯片100与所述pcb板通过干膜50连接，所述第一焊垫40与所述第二焊垫60相对围成空隙70a；
33.s04：通过电镀工艺在所述空隙70a内形成导电凸块70以电连接所述第一焊垫40和第二焊垫60。
34.需要说明的是，步骤s0n不代表先后顺序。
35.图1至图7是本实施例各步骤对应的结构示意图。下面请参考图1至图7对系统级封装方法进行详细阐述。
36.参考图1，提供pcb板，所述pcb板具有正面和背面，所述正面形成有多个裸露的第一焊垫40。
37.pcb板的形成方法有很多，下面以一种实施例作为说明。
38.继续参考图1，提供基板21，基板21的材料包括半导体材料，如硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体等。
39.所述pcb板包括：至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层基板21上且与所述导电插塞32电连接。pcb板可以是单层板，双层板，三层板，四层板等，具体的，pcb板的层数可以根据实际需求确定。本实施例中，pcb板为单层板，包括位于基板21表面的第一焊垫40、与第一焊垫40电连接的导电插塞32，导电插塞32包括通孔及通孔表面镀有的导电层，且通孔内填充绝缘树脂；在于第一焊垫40相对一面的导电插塞32上还形成有第三焊垫31，所述第三焊垫31与相应的所述导电插塞32电连接。或者，也可以在通孔内填充导电树脂，节省形成导电层的工艺。本发明中，pcb板可以为陶瓷pcb板。
40.现有技术中，pcb板顶层为阻焊层、助焊层，阻焊剂覆盖pcb板顶面且暴露出焊垫。本发明中，pcb板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，第一芯片100与pcb板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。顶层可以是具有光刻键合特性的介质层22，第一焊垫40埋设于所述介质层22且部分暴露在外。当顶层是具有光刻键合特性的介质层22时，可以根据需要选择一定厚度的介质层22，方便后续将第一芯片100键合至pcb板上，无需额外形成键合层，这样可以节省工艺，从而提升pcb板的形成效率。
41.第一焊垫40用于后续与第一芯片100电连接，第一焊垫40的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。介质层22材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
42.参考图2，形成pcb板之后，在pcb板的正面形成干膜50，所述干膜50覆盖所述导电凸块70外围的区域。
43.本实施例中，所述干膜50的厚度为60
‑
160μm，干膜50至少覆盖所述第一芯片100面积的10％。在粘合第一芯片100时，形成较大面积的干膜50粘合层，尤其将干膜50层形成在后期工艺中塑封层不容易填充的位置，这样在后续形成塑封层时，可以保证塑封层和干膜50层共同密封第一芯片100，第一芯片100外周不存在空隙70a。提高器件的结构强度，提高
成品率。
44.干膜50的材料可以为液体干膜50，也可以是膜状干膜50，液态干膜50可以旋涂在pcb板的表面上，膜状干膜50可以贴覆在pcb板的表面上。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一芯片100与pcb板的结合应力。干膜50覆盖后续形成的导电凸块70外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
45.参考图3，提供第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述pcb板相对的为第一表面，所述第一表面形成有多个裸露的第二焊垫60。
46.第一芯片100含有第二空腔(图中未示出)或未含有第二空腔。
47.所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、mems芯片、滤波器芯片、逻辑芯片、存储芯片。
48.所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5g设备中的射频模组芯片，但不限于5g射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
49.本实施例中，每个第一芯片100均设有两个第二焊垫60，在其他实施例中，第一芯片100的第二焊垫60可以为多个，第二焊垫60的材料与第一焊垫40相同，此处不再赘述，第二焊垫60用于后续与第一焊垫40电连接。
50.参考图4，作为另一种实施例，干膜50也可以形成在第一芯片100的表面上，避开第二焊垫60设置。
51.需要说明的是，干膜50可以避开部分第二焊垫60，也可以完全避开第二焊垫60。
52.干膜50的具体介绍请参考前述，此处不再赘述。
53.参考图5，将所述第一芯片100与所述pcb板通过干膜50连接，所述第一焊垫40与所述第二焊垫60相对围成空隙70a。
54.空隙70a的高度为60
‑
160μm，如60μm、80μm、120μm。空隙70a的高度为60
‑
160μm时，既满足了后续的电镀液容易进入空隙70a进行电镀，也避免了空隙70a高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
55.参考图6，通过电镀工艺在所述空隙70a内形成导电凸块70以电连接所述第一焊垫40和第二焊垫60。
56.本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块70的材料以及第一焊垫40、第二焊垫60的材料确定。第一焊垫40、第二焊垫60的材料选自铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。导电凸块70的材料包
括：铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
57.可以选择，化学镀钯浸金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟，化学钯的时间为7
‑
32分钟；或，化学镍金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟。
58.电镀工艺选择化学镀钯浸金(enepig)或化学镍金(enig)时，工艺参数可以参照下表1。
59.表1
[0060][0061]
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
[0062]
参考图7，形成所述导电凸块70后，还包括：形成塑封层200，覆盖所述pcb板及所述第一芯片100。
[0063]
可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺形成所述塑封层200。塑封层200的材料包括：聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料。
[0064]
其中，在本实施例中，第一芯片100与pcb板之间的间隙被可干膜50完全填充，因此塑封层200无需填充在第一芯片100和pcb板之间，从而可以节省塑封工艺的时间。当然，本发明中，如果第一芯片100和pcb板之间如果并没有完全被干膜50占据、存在间隙，则塑封层200会进入该间隙，对第一芯片100进行更好的绝缘、密封以及保护作用。
[0065]
本发明通过将第一芯片与pcb板直接电连接，通过电镀工艺在芯片与pcb板之间形成导电凸块，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
[0066]
进一步地，pcb板上的第一焊垫和第一芯片的第二焊垫之间形成空隙，通过电镀工艺形成的导电凸块形成在空隙中，能够提高结合强度。且形成完导电凸块后，即可实现第一焊垫和第一芯片之间的电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
[0067]
进一步地，第一芯片与pcb之间通过干膜实现物理连接，而且干膜覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
[0068]
进一步地，干膜材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与pcb板的结合应力。
[0069]
实施例2
[0070]
参考图8，本实施例2提供了一种系统级封装结构，图8示出了实施例2的一种系统
级封装结构的示意图，请参考图8，所述系统级封装结构包括：
[0071]
pcb板，所述pcb板具有正面和背面，所述正面具有多个裸露的第一焊垫40；
[0072]
第一芯片100，所述第一芯片100具有相对的第一表面和第二表面，与所述pcb板相对的为第一表面，所述第一表面具有多个裸露的第二焊垫60；所述第一芯片100通过干膜50键合在所述pcb板上；
[0073]
导电凸块70，通过电镀工艺形成于所述第一焊垫40与所述第二焊垫60之间并与所述第一焊垫40与所述第二焊垫60电连接。
[0074]
通过将第一芯片100与pcb板直接电连接，通过电镀工艺在第一芯片100与pcb板之间形成导电凸块70，省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度，提高封装结构的导电性能。
[0075]
本实施例中，所述pcb板包括：
[0076]
至少一基板21，位于所述基板21内的导电插塞32，所述第一焊垫40位于顶层的所述导电插塞32上且与相应的所述导电插塞32电连接；和/或，
[0077]
还包括第三焊垫31，所述第三焊垫31位于底层的所述导电插塞32上与相应所述的导电插塞32电连接。
[0078]
pcb板的具体介绍请参考实施例1，此处不再赘述。
[0079]
第一芯片100含有第二空腔或未含有第二空腔。
[0080]
所述第一芯片100为多个，多个第一芯片100可以为具有同功能的芯片；也可以是所述多个第一芯片100至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片100可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、mems芯片、滤波器芯片、逻辑芯片、存储芯片。
[0081]
具体的，第一芯片100与pcb板之间通过干膜50实现物理连接，所述干膜50避开焊垫设置并覆盖所述导电凸块70外围的区域。
[0082]
第一芯片100与pcb板之间通过干膜50实现物理连接，而且干膜50覆盖所述导电凸块70外围的区域，一方面，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺，另一方面，干膜50材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片100与pcb板的结合应力。
[0083]
还包括：塑封层200，所述塑封层200覆盖所述pcb板及所述第一芯片100。
[0084]
塑封层200的材料和作用参考实施例1，此处不再描述。
[0085]
还包括焊球80，所述焊球80用于与外部实现电连接。
[0086]
实施例3
[0087]
参考图9，本实施例3提供一种系统级封装结构，与实施例2不同的是，塑封层200内设有连通孔201，所述连通孔201贯穿所述塑封层200并延伸至所示第一芯片100。
[0088]
连通孔201用于与外部大气连通，通过在塑封层200上设该连通孔201，使得第一芯片100实现与外部大气相通，满足更多的芯片的需求。
[0089]
其他与实施例2相同，在此不做赘述。
[0090]
实施例4
[0091]
参考图10，本实施例4提供一种系统级封装结构，与实施例2不同的是，本实施例4
中的干膜50具有第一开口，所述第一开口被所述第一芯片100和所述pcb板围成第一空腔51。
[0092]
本实施例中，部分第一芯片100的下方需要具有空腔，部分第一芯片100的下方不需要空腔。在其他实施例中，也可以是整个第一芯片100下方均具有第一空腔51，此种情况，需要对每一个第一芯片100对应的干膜50部分均形成第一空腔51。该第一空腔51为第一芯片100提供工作的空腔环境，不需再另外做封盖，简化了工艺。
[0093]
其他与实施例2相同，在此不做赘述。
[0094]
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
[0095]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。