巨量转移方法、巨量转移装置和缓冲载体与流程

1.本公开涉及巨量转移(mass transfer)工具和一种巨量转移方法，且涉及一种巨量转移装置、一种缓冲载体以及一种使用所述巨量转移装置和所述缓冲载体的巨量转移方法。


背景技术：

2.关于半导体封装，例如面板级封装(panel level package；plp)，其制造工序通常包括基于晶片(wafer)的加工和转移技术(transferring techniques)。为了减少制造时间，需要将来自单分晶片(singulated wafer)的多个裸片(multi
‑
dies)转移到衬底(substrate)或载体(carrier)。然而，单切工序(singulating process)和转移工序(transferring process)可能导致所述多个裸片的位置偏移(shift)，从而降低制造良率(manufacturing yield)。


技术实现要素：

3.在一些实施例中，一种巨量转移方法包括：(a)提供设置在源载体上的多个电子组件；(b)提供包括多个调整空腔的缓冲载体；以及(c)将所述电子组件从所述源载体转移到所述缓冲载体，其中所述电子组件被放入所述缓冲载体的所述调整空腔中，以将所述电子组件的位置从偏移位置调整到正确位置。
4.在一些实施例中，一种巨量转移装置包括多个吸附垫。所述吸附垫彼此间隔开。所述吸附垫中的至少一个具有第一表面和与所述第一表面相对的第二表面，且包括从所述第二表面凹入的容纳空腔。
5.在一些实施例中，一种缓冲载体包括主体以及多个调整空腔。所述主体具有上表面。所述调整空腔从所述主体的所述上表面凹入。所述调整空腔中的至少一个具有低于所述主体的所述上表面的内部调整侧壁。
附图说明
6.当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
7.图1显示本公开的一些实施例的电子组件和巨量转移装置的立体图。
8.图2显示沿图1的线x
‑
x的剖视图。
9.图3显示本公开的一些实施例的巨量转移装置的立体图。
10.图4显示沿图3的线x
‑
x的剖视图。
11.图5显示与图3视角相反的本公开的一些实施例的巨量转移装置的立体图。
12.图6显示本公开的一些实施例的抽吸单元的分解立体图。
13.图7显示本公开的一些实施例的抽吸单元的分解立体图。
14.图8显示本公开的一些实施例的缓冲载体和巨量转移装置的立体图。
15.图9显示沿图8的线x
‑
x的剖视图。
16.图10显示本公开的一些实施例的缓冲载体的立体图。
17.图11显示沿图10的线y
‑
y的剖视图。
18.图12显示图11中的区域“c”的放大视图。
19.图13显示本公开的一些实施例的图11中的区域“c”的放大视图。
20.图14显示本公开的巨量转移方法的一些实施例的一或多个阶段的剖视图。
21.图15显示图14中的区域“a”的放大视图。
22.图16显示本公开的巨量转移方法的一些实施例的一或多个阶段的剖视图。
23.图17显示图16中的区域“b”的放大视图。
24.图18显示本公开的巨量转移方法的一些实施例的一或多个阶段的立体图。
25.图19显示沿图18的线x
‑
x的剖视图。
26.图20显示本公开的巨量转移方法的一些实施例的一或多个阶段的立体图。
27.图21显示沿图20的线x
‑
x的剖视图。
具体实施方式
28.贯穿附图及详细描述使用共用参考编号来指示相同或类似组件。本公开的实施例从结合附图进行的以下详细描述将更容易理解。
29.以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本公开的某些方面。当然，这些只是实例且并不意图是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包括第一特征和第二特征直接接触地形成或设置的实施例，并且还可包括额外特征可在第一特征与第二特征之间形成或设置，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施方案和/或配置之间的关系。
30.图1至图21显示本公开的一些实施例的巨量转移方法。参看图1至图5，提供多个电子组件(electronic components)9和巨量转移装置(mass transfer device)5。图1显示本公开的一些实施例的电子组件9和巨量转移装置5的立体图。图2显示沿图1的线x
‑
x的剖视图。图3显示本公开的一些实施例的巨量转移装置的立体图。图4显示沿图3的线x
‑
x的剖视图。图5显示与图3视角相反的本公开的一些实施例的巨量转移装置5的立体图。电子组件9中的每一者可例如为半导体裸片(semiconductor die)或半导体芯片(semiconductor chip)。在一些实施例中，电子组件9可从晶片(wafer)单分出来。此外，电子组件9可设置在源载体(source carrier)1上。源载体1可为胶带(tape)，例如切割胶带(dicing tape)。巨量转移装置5用于转移电子组件9。
31.在一些实施例中，如图3至图5所示，巨量转移装置5可包括底座(base)51和多个抽吸单元(suction units)52。底座51可界定贯穿底座51的多个通孔(through holes)515。在一些实施例中，底座51可包括第一底座部分(first base portion)511和连接第一底座部分511的第二底座部分(second base portion)513。即，通孔515贯穿第一底座部分511和第二底座部分513。在一些实施例中，第一底座部分511可界定贯穿第一底座部分511的多个第
一通孔(first through holes)512，且第二底座部分513可界定贯穿第二底座部分513且对应第一通孔512的多个第二通孔(second through holes)514。因此，第一底座部分511的第一通孔512中的一个通孔与第二底座部分513的第二通孔514中的一个对应通孔可构成通孔515中的一个通孔。
32.抽吸单元52可彼此间隔且连接到底座51。此外，抽吸单元52可用于拾取(pick)和放置(place)电子组件9。在一些实施例中，抽吸单元52中的至少一个或全部可包括至少一个吸杆(suction pin)53和吸附垫(suction pad)54。因此，巨量转移装置5可包括彼此间隔开的多个吸附垫54。所述至少一个吸杆53可设置在底座51的通孔515中的一个通孔中，且连接到真空泵(vacuum pump)，以产生用于吸住电子组件9的吸力(suction force)。所述至少一个吸杆53可为中空结构(hollow structure)。另外，所述至少一个吸杆53的一部分可突出于底座51的底面510。
33.在一些实施例中，如图3和图5所示，抽吸单元52中的至少一个可包括多个吸杆53，以产生均匀吸力(uniform suction force)。此外，吸杆53中的至少一个可包括第一端部(first end portion)531、第二端部(second end portion)532和中间部分(intermediate portion)533。第一端部531的一部分可设置在第一底座部分511的第一通孔512中，且第一端部531的另一部分可突出于底座51的底面510。第二端部532相对于第一端部531，且可设置在第二底座部分513的第二通孔514中。中间部分533位于第一端部531与第二端部532之间，且连通所述第一端部531和所述第二端部532。在一些实施例中，中间部分533可设置在第一底座部分511的第一通孔512和第二底座部分513的第二通孔514中。即，中间部分533的一部分设置在第一底座部分511的第一通孔512中，且中间部分533的另一部分设置在第二底座部分513的第二通孔514中。在一些实施例中，中间部分533的直径(diameter)可大于第一端部531的直径和第二端部532的直径，以防止吸杆53因振动(vibration)或其它工序因素(other process factors)而脱离底座51(包括例如第一底座部分511和第二底座部分513)。
34.图6显示本公开的一些实施例的抽吸单元52的分解立体图。参看图4至图6，抽吸单元52的吸附垫54中的一个吸附垫连接到吸杆53中的一个对应吸杆。在一些实施例中，吸附垫54可连接到吸杆53的突出部分(protruded portion)(例如，第一端部531的突出部分)。此外，吸附垫54的材料可为抗静电的(antistatic)，以防止电子组件9被吸附垫54所产生的静电损坏。
35.吸附垫54具有邻近底座51的第一表面541和与第一表面541相对的第二表面542。另外，吸附垫54可界定容纳空腔(accommodating cavity)543和贯穿吸附垫54的至少一个通孔(through hole)545。容纳空腔543可从第二表面542凹入且与通孔545连通。容纳空腔543可用于容纳电子组件9。因此，容纳空腔543的大小(size)可实质上等于电子组件9的大小。在一些实施例中，吸杆53的突出部分(例如第一端部531)的一部分可设置或插入在吸附垫54的通孔545中。
36.在一些实施例中，如图5和图6所示，吸附垫54可界定贯穿吸附垫54的多个通孔545。吸杆53的第一端部531可分别设置在吸附垫54的通孔545中。因此，吸杆53连通容纳空腔543。
37.图7显示本公开的一些实施例的抽吸单元的分解立体图。在一些实施例中，如图7
所示，抽吸单元52中的至少一个可进一步包括至少一个弹性元件(elastic element)56。弹性元件56可设置在吸附垫54的容纳空腔543中。当电子组件9被吸入容纳空腔543中时，弹性元件56可充当缓冲件(buffer)，以防止电子组件9因碰撞(impact)而破裂(broken)。
38.参看图8至图13，提供缓冲载体(buffer carrier)2。图8显示本公开的一些实施例的缓冲载体2和巨量转移装置5的立体图。图9显示沿图8的线x
‑
x的剖视图。图10显示图8的缓冲载体2的立体图。图11显示沿图10的线y
‑
y的剖视图。图12显示图11中的区域“c”的放大视图。缓冲载体2可用于将电子组件9的位置从偏移位置(shifted positions)调整到正确位置(correct positions)。在一些实施例中，如图10至图12所示，缓冲载体2可包括主体(main body)21和多个调整空腔(adjusting cavities)22。主体21具有上表面(upper surface)211，且主体21的材料可为抗静电的(antistatic)，以防止电子组件9被主体21所产生的静电损坏。在一些实施例中，主体21的材料可例如为聚醚醚酮(polyetheretherketone；peek)或陶瓷(ceramic)。
39.如图10和图12所示，调整空腔22可从主体21的上表面211凹入。另外，调整空腔22中的至少一个可具有内部底面(inner bottom surface)23和内部调整侧壁(inner adjusting sidewall)24，且可包括上部开口(upper opening)25、下部开口(lower opening)26和至少一个对准开口(alignment opening)27。内部底面23可例如为平坦表面(flat surface)。内部调整侧壁24低于主体21的上表面211，且可延伸于内部底面23与主体21的上表面211之间。内部调整侧壁24可用于将电子组件9的位置从偏移位置调整到正确位置。在一些实施例中，内部调整侧壁24可为倾斜侧壁(inclined sidewall)(例如，倾斜侧壁252)或倾斜侧壁(例如，倾斜侧壁252)与竖直侧壁(vertical sidewall)(例如，竖直侧壁262)的组合。
40.上部开口25可从主体21的上表面211凹入。在一些实施例中，如图11和图12所示，上部开口25可向下逐渐变窄(tapers downward)。即，上部开口25的顶部(top portion)的大小(例如，宽度(width))大于上部开口25的底部(bottom portion)的大小(例如，宽度)。同时，上部开口25具有倾斜侧壁252(或斜面侧壁(slant sidewall))。另外，上部开口25的顶部具有邻近主体21的上表面211的最大宽度(maximum width)w1。上部开口25的底部具有邻近下部开口26的最小宽度(minimum width)w2。下部开口26可位于上部开口25与内部底面23之间。在一些实施例中，下部开口26可具有竖直侧壁262。因此，上部开口25的倾斜侧壁252和下部开口26的竖直侧壁262可构成内部调整侧壁24。此外，上部开口25的倾斜侧壁252与下部开口26的竖直侧壁262之间可存在夹角(included angle)θ。为了确保电子组件9可快速地从上部开口25落到下部开口26，以完成位置调整(position adjustment)，夹角θ可为160
°
至170
°
。另外，下部开口26的大小可实质上等于电子组件9的大小。
41.为了提高电子组件9的位置调整的准确度(accuracy)，下部开口26的大小可略大于电子组件9的大小。为了确保电子组件9可平滑且准确地(smoothly and accurately)落入下部开口26，如图12所示，上部开口25的最大宽度w1可大于下部开口26的宽度w。由于下部开口26的竖直侧壁262垂直于内部底面23，因此，上部开口25的最小宽度w2可等于下部开口26的宽度w。上部开口25的深度(depth)d1可大于下部开口26的深度d2。在一些实施例中，上部开口25的深度d1与下部开口26的深度d2的总和(sum)可大于电子组件9(图9)的厚度(thickness)。
42.如图9和图10所示，对准开口27可设置为邻近调整空腔22中的至少一个的至少一个拐角(corner)，以提高电子组件9与调整空腔22之间的对准效率(alignment efficiency)。在一些实施例中，对准开口27可连通上部开口25和下部开口26。即，对准开口27的至少一部分连接上部开口25和下部开口26。此外，对准开口27、上部开口25和下部开口26可同时形成(formed concurrently)。
43.图13显示本公开的一些实施例的图11中的区域“c”的放大视图。在一些实施例中，如图13所示，缓冲载体2可进一步包括光滑涂层(smooth coating)28。光滑涂层28可覆盖内部调整侧壁24，以减少电子组件9(图9)与内部调整侧壁24之间的摩擦(friction)，从而快速地调整电子组件9的位置。在一些实施例中，光滑涂层28可进一步覆盖内部底面23。此外，光滑涂层28的材料可例如为类金刚石碳涂层(diamond
‑
like carbon coating；dlcc)。
44.参看图1至图2、图8至图9以及图14至图17，通过巨量转移装置5将电子组件9从源载体1转移到缓冲载体2。如图1至图2和图8至图9所示，巨量转移装置5从源载体1拾取电子组件9。在一些实施例中，电子组件9可被抽吸单元52的吸杆53吸住且贴附到抽吸单元52的吸附垫54。此外，电子组件9可通过抽吸单元52的吸杆53被吸入吸附垫54的容纳空腔543中。
45.如图14至图15所示，其中图14显示本公开的巨量转移方法的一些实施例的一或多个阶段的剖视图，图15显示图14中的区域“a”的放大视图，巨量转移装置5向下移动到缓冲载体2。巨量转移装置5的抽吸单元52可接触缓冲载体2。在一些实施例中，抽吸单元52的吸附垫54的第二表面542可接触缓冲载体2的上表面(即，主体21的上表面211)。
46.如图16至图17所示，其中图16显示本公开的巨量转移方法的一些实施例的一或多个阶段的剖视图，图17显示图16中的区域“b”的放大视图，电子组件9通过与调整空腔22中的至少一个的对准开口27(图10)对准而被放入缓冲载体2的调整空腔22中。同时，电子组件9的位置可通过调整空腔22的上部开口25、下部开口26和内部调整侧壁24(包括例如上部开口25的倾斜侧壁252和下部开口26的竖直侧壁262)而从偏移位置调整到正确位置。在一些实施例中，释放巨量转移装置5对电子组件9的吸力，随后，电子组件9因重力(gravity)而落入缓冲载体2的调整空腔22中。当电子组件9从上部开口25落到下部开口26时，电子组件9的边缘(edges)可在内部调整侧壁24(包括例如上部开口25的倾斜侧壁252和下部开口26的竖直侧壁262)上滑动(slide)。如果电子组件9位于图1的偏移位置，那么所述电子组件9在下落过程(falling process)期间可略微旋转(rotate slightly)和/或水平移动(move horizontally)。随后，电子组件9到达且装配在下部开口26中，以完成位置调整。因此，所有电子组件9都位于正确位置。在一些实施例中，电子组件9与抽吸单元52的吸附垫54之间可存在间隙(gap)g。间隙g为电子组件9的顶面(top surface)与吸附垫54的第二表面542之间的竖直距离(vertical distance)。或者，间隙g可为电子组件9的顶面与缓冲载体2的主体21的上表面211之间的竖直距离。因此，电子组件9可不突出于缓冲载体2的主体21的上表面211。
47.参看图18至图21，将经位置调整的电子组件9从缓冲载体2转移到接收载体(receiving carrier)3。接收载体3可例如为衬底(substrate)。如图18和图19所示，其中图18显示本公开的巨量转移方法的一些实施例的一或多个阶段的立体图，图19显示沿图18的线x
‑
x的剖视图，巨量转移装置5从缓冲载体2拾取经位置调整的电子组件9。在一些实施例中，经位置调整的电子组件9可再次被抽吸单元52的吸杆53吸住且贴附到抽吸单元52的吸
附垫54。即，经位置调整的电子组件9可再次通过抽吸单元52的吸杆53被吸入吸附垫54的容纳空腔543中。
48.如图20和图21所示，其中图20显示本公开的巨量转移方法的一些实施例的一或多个阶段的立体图，图21显示沿图20的线x
‑
x的剖视图，移动巨量转移装置5至接收载体3，且将经位置调整的电子组件9放置在接收载体3上。在一些实施例中，释放巨量转移装置5对经位置调整的电子组件9的吸力，随后，经位置调整的电子组件9因重力而落在接收载体3上。由于在巨量转移之后，所有经位置调整的电子组件9都位于正确位置，因此，后续制造工序的良率可显著提升。
49.在一些实施例中，可形成或设置粘着层(adhesion layer)7于接收载体3上，且经位置调整的电子组件9可通过粘着层7而粘附到接收载体3。此外，可烘烤粘着层7，从而紧密地粘合经位置调整的电子组件9与接收载体3。
50.除非另有说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在
……
上”、“在
……
下”等空间描述是相对于图中所展示的取向来指示的。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件是本公开的实施例的优点是不因此布置而有偏差。
51.如本文中所使用的，术语“大致”、“大体上”、“实质上”和“约”用于描述并解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可以指小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“实质上”相同或相等。
52.如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面或实质上共平面。如果表面的最高点与最低点之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述表面是实质上平坦的。
53.如本文中所使用的，除非上下文另有明确规定，否则单数术语“一个/种”和“所述”可包括多个指示物。
54.如本文中所使用的，术语“传导(conductive)”、“导电(electrically conductive)”和“电导率(electrical conductivity)”指传输电流的能力。导电材料通常指对电流流动呈现极少或零抵抗的那些材料。电导率的一个量度是西门子每米(s/m)。通常，导电材料是电导率大于约104s/m(例如至少105s/m或至少106s/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则材料的导电率是在室温下测量。
55.另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包括明确地指定为范围限制的数值，而且包括涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
56.虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制
性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。