薄膜覆晶封装结构的制作方法

1.本发明涉及一种芯片封装结构，尤其涉及一种薄膜覆晶封装结构。


背景技术：

2.薄膜覆晶(chip on film,cof)封装结构为常见的液晶显示器的驱动芯片的封装型态。由于芯片上的凸块是沿着芯片的边缘设置，当芯片对应接合于可挠性基板上时，芯片的中央区未有凸块与引脚接合作为支撑易导致可挠性基板于该区域发生凹陷的问题，特别是针对尺寸较大的长芯片，凹陷的问题更为严重，因此一般需在芯片的中央区以特定间隔，沿着芯片的长边方向设置多排虚凸块。在可挠性基板上则相应地设置虚引脚，使虚引脚与虚凸块对应接合，藉以防止可挠性基板于芯片的中央区发生凹陷，进而导致封装胶体填充不全而产生气泡(void)的问题。然而，当芯片的尺寸较大时，以特定间隔沿着芯片的长边方向设置的多排虚凸块的数量需增加，使得制作成本大幅提升。


技术实现要素：

3.本发明是针对一种薄膜覆晶封装结构，可有效地减少虚凸块的数量，在不增加材料成本的情况下达到防止可挠性基板于对应芯片的中央区处发生凹陷的功效。
4.根据本发明的实施例，薄膜覆晶封装结构，其包括可挠性线路载板以及芯片。可挠性线路载板包括可挠性基板、至少一虚引脚以及多个引脚。可挠性基板具有芯片接合区，而芯片接合区区分为第一接合区与环绕第一接合区的第二接合区。至少一虚引脚配置于可挠性基板上且位于第一接合区。引脚配置于可挠性基板上且包括位于第二接合区的多个内引脚部。芯片配置于芯片接合区，且包括多个凸块以及多个虚凸块。芯片具有对应第一接合区的第一区与对应第二接合区的第二区。凸块位于第二区且分别连接内引脚部。虚凸块位于第一区且连接至少一虚引脚。虚凸块沿着平行芯片的长边的第一方向上排列成多列。相邻两列的虚凸块呈交错排列。相邻两列的虚凸块在沿着第一方向延伸的第一直线上的正投影互不重叠。
5.在根据本发明的实施例的薄膜覆晶封装结构中，相邻两列的相邻两个虚凸块在垂直第一直线的第二直线上的正投影互不重叠。
6.在根据本发明的实施例的薄膜覆晶封装结构中，相邻两列的相邻两个虚凸块在第一方向上的第一间距大于等于虚凸块在第一方向的最小凸块宽度的25倍。
7.在根据本发明的实施例的薄膜覆晶封装结构中，同一列的相邻两个虚凸块在第一方向上的第二间距是相邻两列的相邻两个虚凸块在第一方向上的第一间距的两倍。
8.在根据本发明的实施例的薄膜覆晶封装结构中，相邻两列的相邻两个虚凸块在第一方向上的第一间距与在垂直第一方向的第二方向上的第三间距相等。
9.在根据本发明的实施例的薄膜覆晶封装结构中，第一间距介于0.3毫米至1毫米。
10.在根据本发明的实施例的薄膜覆晶封装结构中，至少一虚引脚包括多个虚引线，且虚引线分别连接相邻两列的相邻两个虚凸块。
11.在根据本发明的实施例的薄膜覆晶封装结构中，至少一虚引脚呈锯齿状。
12.在根据本发明的实施例的薄膜覆晶封装结构中，至少一虚引脚包括多个虚引线，且虚引线分别连接同一列的的相邻两个虚凸块。
13.在根据本发明的实施例的薄膜覆晶封装结构中，薄膜覆晶封装结构，还包括封装胶体，配置于可挠性线路载板与芯片之间。封装胶体包覆凸块、内引脚部、虚凸块以及至少一虚引脚。
14.基于上述，在本发明的薄膜覆晶封装结构的设计中，虚凸块沿着平行芯片的长边的第一方向上排列成多列，其中相邻两列的虚凸块呈交错排列，且相邻两列的虚凸块在沿着第一方向延伸的第一直线上的正投影互不重叠。藉此，可有效地减少虚凸块的数量，且可在不增加材料成本的情况下，仍可通过虚引脚与虚凸块的连接提供支撑，进而达到防止可挠性基板于对应芯片的中央区处发生凹陷的功效。
附图说明
15.图1a是依照本发明的一实施例的一种薄膜覆晶封装结构的俯视示意图；
16.图1b是图1a的薄膜覆晶封装结构的局部剖面示意图；
17.图2是依照本发明的另一实施例的一种薄膜覆晶封装结构的俯视示意图；
18.图3是依照本发明的又一实施例的一种薄膜覆晶封装结构的俯视示意图。
19.附图标记说明
20.100、100a、100b:薄膜覆晶封装结构
21.110:可挠性线路载板
22.112:可挠性基板
23.114、114a、114b:虚引脚
24.115a、115b:虚引线
25.116:引脚
26.117:内引脚部
27.120:芯片
28.122:凸块
29.124、124a、124b:虚凸块
30.130:封装胶体
31.140:防焊层
32.142:开口
33.c:芯片接合区
34.c1:第一接合区
35.c2:第二接合区
36.d1:第一方向
37.d2:第二方向
38.g1:第一间距
39.g2:第二间距
40.g3:第三间距
41.l1:第一直线
42.l2:第二直线
43.s1:第一区
44.s2:第二区
45.t:长边
46.w:最小凸块宽度
47.r1、r2:列
48.pl1、pl2、ps1、ps2:正投影
具体实施方式
49.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
50.图1a是依照本发明的一实施例的一种薄膜覆晶封装结构的俯视示意图。图1b是图1a的薄膜覆晶封装结构的局部剖面示意图。为了方便说明起见，图1a省略示出部分构件，如封装胶体，且芯片、凸块、虚凸块及防焊层以透视的方式进行示出。此外，图1a中的凸块、虚凸块、引脚及虚引脚的数量系为了清楚起见仅示意地示出数个。
51.请同时参考图1a与图1b，在本实施例中，薄膜覆晶封装结构100包括可挠性线路载板110以及芯片120。可挠性线路载板110包括可挠性基板112、至少一虚引脚(示意地示出一个虚引脚114)以及多个引脚116。可挠性基板112具有芯片接合区c，而芯片接合区c区分为第一接合区c1与环绕第一接合区c1的第二接合区c2。虚引脚114配置于可挠性基板112上且位于第一接合区c1。引脚116配置于可挠性基板112上且包括位于第二接合区c2的多个内引脚部117。
52.芯片120配置于芯片接合区c，且包括多个凸块122以及多个虚凸块124。芯片120具有对应第一接合区c1的第一区s1(即芯片120的中央区)与对应第二接合区c2的第二区s2(即芯片120的边缘区)。凸块122位于第二区s2且分别连接内引脚部117。虚凸块124位于第一区s1且连接虚引脚114。特别是，虚凸块124沿着平行芯片120的长边t的第一方向d1上排列成多列(示意地示出二列)。相邻两列r1、r2的虚凸块124呈交错排列，且相邻两列r1、r2的虚凸块124在沿着第一方向d1延伸的第一直线l1上的正投影pl1、pl2互不重叠。由正投影pl1、pl2可看出，在第一方向d1上相邻两个虚凸块124的间距(即正投影pl1与正投影pl2之间的距离)较同一列r1(或r2)的相邻两个虚凸块124的间距(即两个相邻正投影pl1或两个相邻正投影pl2之间的距离)小。换言之，通过将相邻两列r1、r2的虚凸块124作交错的配置，可加大在同一列r1(或r2)上配置虚凸块124的间距，减少虚凸块124的数量，进而在不增加成本的情况下，仍达到防止可挠性基板112于对应芯片120的中央区处发生凹陷的功效。
53.更具体来说，在本实施例中，相邻两列r1、r2的相邻两个虚凸块124a、124b在垂直第一直线l1的第二直线l2上的正投影ps1、ps2互不重叠。相邻两列r1、r2的相邻两个虚凸块124a、124b在第一方向d1上的第一间距g1大于等于虚凸块124在第一方向d1的最小凸块宽度w的25倍。举例来说，若最小凸块宽度w为14微米，则第一间距g1不小于14微米乘上25，即g1≧0.35毫米。较佳地，第一间距g1例如是介于0.3毫米至1毫米。举例而言，第一间距g1例如是0.5毫米。
54.再者，如图1a所示，同一列r1(或r2)的相邻两个虚凸块124a(或124b)在第一方向d1上的第二间距g2是相邻两列r1、r2的相邻两个虚凸块124a、124b在第一方向d1上的第一间距g1的两倍。通过这样的配置，可将在同一列r1(或r2)上配置虚凸块124a(或124b)的间距(即第二间距g2)加倍，进而减少虚凸块124的数量。此外，相邻两列r1、r2的相邻两个虚凸块124a、124b在第一方向d1上的第一间距g1与在垂直第一方向d1的第二方向d2上的第三间距g3相等。此处，虚引脚114为连续结构且呈锯齿状。于其他实施例中，虚引脚114亦可为多个彼此分离的结构，且该些结构排列呈锯齿状，此仍属于本发明所欲保护的范围。
55.此外，请再同时参考图1a与图1b，本实施例的薄膜覆晶封装结构100还包括封装胶体130，配置于可挠性线路载板110与芯片120之间。封装胶体130包覆凸块122、内引脚部117、虚凸块124以及至少一虚引脚114，以防止湿气及污染物进入，进而保护凸块122与对应的内引脚部117的电性接点。另外，实施例的薄膜覆晶封装结构100还包括防焊层140，配置于可挠性基板112上，且位于芯片接合区c之外，其中防焊层140局部覆盖引脚116。此处，芯片接合区c可例如是由防焊层140的开口142所定义。
56.简言之，由于本实施例的虚凸块124沿着平行芯片120的长边t的第一方向d1上排列成多列，其中相邻两列r1、r2的虚凸块124呈交错排列，且相邻两列r1、r2的虚凸块124在沿着第一方向d1延伸的第一直线l1上的正投影pl1、pl2互不重叠。藉此，可有效地减少虚凸块124的数量，且可在不增加成本的情况下，仍达到防止可挠性基板112于对应芯片120的中央区处发生凹陷的功效。
57.在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
58.图2是依照本发明的另一实施例的一种薄膜覆晶封装结构的俯视示意图。为了方便说明起见，图2的芯片、凸块、虚凸块及防焊层以透视的方式进行示出，且凸块、虚凸块、引脚及虚引脚的数量系为了清楚起见仅示意地示出数个。请同时参考图1a以及图2，本实施例的薄膜覆晶封装结构100a与图1a的薄膜覆晶封装结构100相似，两者的差异在于：本实施例的虚引脚114a包括多个虚引线115a，其中虚引线115a分别连接相邻两列r1、r2的相邻两个虚凸块124a、124b，但各个虚凸块124仅连接一个虚引线115a，也就是说，虚引线115a未通过与虚凸块124连接而形成相互连接的型态。藉此，每一个虚凸块124仍可与虚引脚114a连接而达到提供支撑的效果，且同时可节省虚引脚114a的材料的使用，进而降低制作成本。
59.图3是依照本发明的又一实施例的一种薄膜覆晶封装结构的俯视示意图。为了方便说明起见，图3的芯片、凸块、虚凸块及防焊层以透视的方式进行示出，且凸块、虚凸块、引脚及虚引脚的数量是为了清楚起见仅示意地示出数个。请同时参考图1a以及图3，本实施例的薄膜覆晶封装结构100b与图1a的薄膜覆晶封装结构100相似，两者的差异在于：本实施例的虚引脚114b包括多个虚引线115b，其中虚引线115b分别连接同一列r1(或r2)的的相邻两个虚凸块124a(或124b)，但各个虚凸块124仅连接一个虚引线115b，也就是说，虚引线115b未通过与虚凸块124连接而形成相互连接的型态。藉此，每一个虚凸块124仍可与虚引脚114b连接而达到提供支撑的效果，且同时可节省虚引脚114b的材料的使用，进而降低制作成本。
60.综上所述，在本发明的薄膜覆晶封装结构的设计中，虚凸块沿着平行芯片的长边
的第一方向上排列成多列，其中相邻两列的虚凸块呈交错排列，且相邻两列的虚凸块在沿着第一方向延伸的第一直线上的正投影互不重叠。藉此，可有效地减少虚凸块的数量，且可在不增加材料成本的情况下，仍可通过虚引脚与虚凸块的连接提供支撑，进而达到防止可挠性基板于对应芯片的中央区处发生凹陷的功效。
61.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。