半导体结构的形成方法与流程

1.本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。


背景技术：

2.随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件漏源区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
3.为了降低器件漏源掺杂区的接触电阻，在所述源漏掺杂区上形成金属接触层，所述金属接触层的材料为金属硅化物。所述金属硅化物具有较低的电阻率，可以显著减小漏源区的接触电阻。金属硅化物及形成工艺已被广泛地用于降低器件源区和漏区的表面电阻和接触电阻，从而降低电阻电容延迟。
4.然而现有技术形成的半导体结构的电学性能仍有待提高。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构的形成方法，可以形成组分均匀的金属硅化物层，有利于降低接触电阻，减小rc延迟。
6.为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，在所述基底上形成有栅极结构，所述栅极结构两侧的所述基底内具有源区和漏区；在所述基底上形成层间介质层，所述层间介质层覆盖所述栅极结构、所述源区和所述漏区；在所述层间介质层内形成第一接触孔，所述第一接触孔露出所述源区和所述漏区；在所述第一接触孔底部形成金属硅化物叠层，所述金属硅化物叠层至少包括一个堆叠单元，所述堆叠单元包括依次形成于所述第一接触孔底部的硅层和金属层；对所述金属硅化物叠层进行退火处理，得到金属硅化物层。
7.可选的，所述金属硅化物叠层还包括形成于所述堆叠单元表面的硅层。
8.可选的，所述硅层的厚度与所述金属层的厚度的比值为0.1～10。
9.可选的，所述金属硅化物叠层的总厚度为0.5nm～30nm。
10.可选的，当所述栅极结构为金属栅极结构时，在所述第一接触孔底部形成所述金属硅化物叠层之后，还包括：在所述层间介质层内形成第二接触孔，所述第二接触孔露出所述栅极结构表面。
11.可选的，当所述栅极结构为多晶硅栅极结构时，在所述第一接触孔底部形成所述金属硅化物叠层之前，还包括：在所述层间介质层内形成第二接触孔，所述第二接触孔露出所述栅极结构表面。
12.可选的，形成所述第二接触孔后，还包括：在所述第一接触孔底部以及所述第二接触孔底部形成金属硅化物叠层。
13.可选的，形成所述第二接触孔后，还包括：在所述第一接触孔的侧壁和底部上、所
述第二接触孔侧壁和底部上形成阻挡层。
14.在所述第一接触孔底部以及所述第二接触孔底部形成金属硅化物叠层后，还包括：在所述第一接触孔的侧壁和底部上、所述第二接触孔侧壁和底部上形成阻挡层。
15.可选的，在所述第一接触孔底部形成所述金属硅化物叠层的步骤包括：在所述第一接触孔底部和侧壁上形成金属硅化物堆叠膜；在所述第一接触孔内填充满牺牲层；回刻蚀所述牺牲层，露出所述第一接触孔侧壁上的所述金属硅化物堆叠膜；刻蚀去除所述第一接触孔侧壁上的所述金属硅化物堆叠膜，在所述第一接触孔底部形成金属硅化物叠层。
16.可选的，所述牺牲层的材料包括底部抗反射材料或旋涂的含碳化合物。
17.可选的，在所述第一接触孔底部形成金属硅化物叠层时，还包括：在所述第一接触孔侧壁上形成金属硅化物叠层。
18.可选的，在所述第一接触孔底部以及所述第二接触孔底部形成金属硅化物叠层时，还包括：在所述第一接触孔侧壁以及所述第二接触孔侧壁上形成金属硅化物叠层。
19.可选的，所述退火处理的方法包括均温退火工艺、尖峰退火工艺、闪光退火工艺或激光退火。
20.可选的，所述退火处理的工艺参数包括：退火温度为400℃～1000℃，退火时间为0.4微秒～60秒，退火气氛包括氮气、氢气、氨气、氧气或氩气的其中一种或多种，退火压强为0.001托～780托。
21.可选的，所述金属层的材料包括钛或镍或钴。
22.可选的，所述阻挡层的材料包括氮化钛或氮化钽。
23.可选的，形成所述阻挡层后，还包括：在所述第一接触孔和所述第二接触孔内填充导电层。
24.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
25.在第一接触孔底部形成金属硅化物叠层，金属硅化物叠层包括至少一个堆叠单元，堆叠单元包括依次形成于第一接触孔底部的硅层和金属层，进行退火处理形成金属硅化物层时，一方面，由于第一接触孔底部表面具有一层硅层，可以避免源区和漏区的硅消耗导致的应力下降和沟道电阻增加的问题，又大幅降低了金属硅化物形成过程带来的热堆积；另一方面，通过沉积多层的硅和金属层，退火处理时层叠的硅和金属层可以反应完全，形成的金属硅化物层组分均匀、质量好，不会形成孔洞，有利于降低接触电阻和rc延迟。
附图说明
26.图1至图9是本发明第一实施例中半导体结构的形成方法各步骤对应的结构示意图；
27.图10至图16是本发明第二实施例中半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
28.由背景技术可知，金属硅化物及形成工艺已被广泛地用于降低器件源区和漏区的表面电阻和接触电阻，从而降低电阻电容延迟时间。
29.现有的形成金属硅化物的方法为，通过沉积的方式，在接触孔中形成一层金属层，
由于金属不易沉积到高深宽比的接触孔底部，金属硅化物的厚度增加不易，为了增加金属硅化物的厚度，在沉积金属层之前，通常会采用预非晶化处理在接触孔底部形成一层非晶层，在非晶层的基础上，再形成金属硅化物层。
30.发明人发现，采用上述方法形成金属硅化物的过程中，首先，预非晶化处理会造成源区和漏区应力释放，会降低击穿电压；其次，形成金属硅化物层时会消耗源区和漏区的硅，并且如果非晶层无法与金属层完全反应的话，会造成接触电容增加；最后，较厚的非晶层与较厚的金属层反应时也容易生成孔洞，使形成的金属硅化物质量不好，并且热预算(thermal budget)有限的情况下，形成的金属硅化物组分不一致，不利于半导体结构的电学性能。
31.为了解决上述问题，发明人经过研究，提供了一种半导体结构的形成方法，在第一接触孔底部形成金属硅化物叠层，所述金属硅化物叠层至少包括一个堆叠单元，所述堆叠单元包括依次形成于第一接触孔底部的硅层和金属层，退火处理时，金属层不会与源区和漏区的硅反应，避免消耗源区和漏区的硅；同时采用硅层和金属层堆叠结构，一方面，不需要进行预非晶化处理，避免造成源漏应力释放；另一方面，硅层和金属层交相叠加，反应时可以反应地更加完全，形成的金属硅化物层的组分均匀，不容易生成孔洞，有利于降低接触电阻和接触电容，进一步提高半导体结构的性能。
32.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
33.第一实施例
34.图1至图9是本发明第一实施例中半导体结构的形成方法各步骤对应的结构示意图。
35.参考图1，提供基底，在所述基底上形成有栅极结构200，所述栅极结构200两侧的所述基底100内具有源区101和漏区102。
36.本实施例中，以形成的半导体结构为fin fet(鳍式场效应管)结构为例，所述基底包括：衬底100；位于所述衬底100上分立的鳍部110；位于所述鳍部110露出的衬底100上的隔离结构(图未示)，所述隔离结构覆盖鳍部110的部分侧壁，且所述隔离结构顶部低于鳍部110顶部。
37.在其他实施例中，所述半导体器件还可以为平面器件，所述基底为平面衬底。
38.所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部110的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部110的材料为硅。
39.所述隔离结构起到电隔离相邻鳍部110的作用，所述隔离结构的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。本实施例中，所述隔离结构的材料为氧化硅。
40.本实施例中，所述衬底100仅包括nmos区域，相应形成的finfet器件为nmos管；在其它实施例中，所述衬底也可以包括nmos区域和pmos区域，相应的半导体器件为cmos管，也可以仅包括pmos区域，相应形成的finfet器件为pmos管。
41.所述栅极结构200位于所述隔离结构上且横跨所述鳍部110，且所述栅极结构200覆盖鳍部110的部分顶部和侧壁。
42.本实施例中，所述栅极结构200为金属栅极结构，所述栅极结构200的栅电极材料包括铜、铝或钨。
43.所述栅极结构200侧壁上还形成有侧墙210。所述侧墙210的材料包括氮化硅、氧化硅或氮氧化硅中的一种或几种。本实施例中，所述侧墙210的材料为氮化硅。
44.本实施例中，所述源区101和漏区102的掺杂离子为n型离子，例如p、as或sb。
45.参考图2，在所述栅极结构200露出的所述基底上形成层间介质层120，所述层间介质层120覆盖所述栅极结构200、源区101和漏区102上。本实施例中，所述层间介质层120的材料为氧化硅；在其它实施例中，所述层间介质层的材料还可以为氮化硅或氮氧化硅。
46.本实施例中，采用化学气相沉积工艺形成所述层间介质层120；在其它实施例中，还可以采用物理气相沉积工艺或者原子层沉积工艺，形成所述层间介质层120。
47.本实施例中，形成所述栅极结构200以及所述源区101、漏区102的工艺步骤包括：形成横跨所述鳍部110的伪栅；在所述伪栅侧壁上形成侧墙210；在所述伪栅两侧的基底内形成源区101和漏区102；在所述伪栅露出的基底上形成第一介质层，所述第一介质层露出所述伪栅顶部；去除所述伪栅；在所述伪栅所在位置形成栅极结构；在所述第一介质层上以及栅极结构200顶部形成上层介质层，所述第一介质层以及所述上层介质层构成所述层间介质层120。
48.参考图3，在所述层间介质层120内形成第一接触孔310，所述第一接触孔310露出所述源区101和所述漏区102的表面。
49.所述第一接触孔310为后续形成与所述源漏掺杂区电连接的导电插塞提供工艺基础；此外，所述第一接触孔310还为后续形成与所述源漏掺杂区电连接的金属硅化物层提供工艺基础。
50.形成所述第一接触孔310的工艺步骤包括：在所述层间介质层120上形成第一光刻胶层(未图示)，所述第一光刻胶层定义出待形成的第一接触孔310的位置和尺寸；以所述第一光刻胶层为掩膜，刻蚀所述层间介质层120，形成贯穿所述层间介质层120的第一接触孔310，且所述第一接触孔310底部露出所述源区101表面以及漏区102表面；去除所述第一光刻胶层。
51.形成所述第一接触孔310后，在所述第一接触孔310底部形成金属硅化物叠层，所述金属硅化物叠层至少包括一个堆叠单元，所述堆叠单元包括依次形成于所述第一接触孔310底部的硅层以及金属层。
52.本实施例中，所述金属硅化物叠层包括一个堆叠单元，即只包括形成于第一接触孔310底部的一层硅层以及形成于所述硅层上的一层金属层。在其它实施例中，所述金属硅化物叠层可以包括多个堆叠单元，即多层硅层和多层金属层交叉堆叠，例如硅层-金属层-硅层-金属层结构。
53.本实施例中，所述金属硅化物叠层还包括形成于所述堆叠单元上的一层硅层，所述金属硅化物叠层的结构为硅层-金属层-硅层结构。
54.需要说明的是，形成于所述堆叠单元上的一层硅层指的是，在最顶层的堆叠单元上形成的硅层，并非在每一个堆叠单元上均形成一层硅层。
55.在其它实施例中，金属硅化物叠层可以只包括一个或多个堆叠单元，在最顶层的所述堆叠单元上可以不形成硅层。
56.需要说明的是，形成金属硅化物叠层是指，金属硅化物叠层包括一个堆叠单元时，先沉积一层硅层、再沉积一层金属层，后续可以在金属层上再沉积一层硅层或者不沉积硅层；当金属硅化物叠层包括多个堆叠单元时，以此类推，硅层和金属层间隔排布，直至形成最后一个堆叠单元，后续可以在最顶层的堆叠单元上再沉积一层硅层或者不沉积硅层。并且每次沉积的硅层的厚度可以相等，也可以不相等；每次沉积的金属层的厚度可以相等，也可以不相等。本实施例中，每次沉积的硅层的厚度相等。
57.具体的，在所述第一接触孔310底部形成金属硅化物叠层的步骤包括：
58.参考图3，在所述第一接触孔310底部和侧壁上形成金属硅化物堆叠膜。
59.本实施例中，所述金属硅化物堆叠膜包括形成于第一接触孔310底部和侧壁的硅层311、形成于硅层311上的金属层312以及形成于金属层312上的硅层。
60.本实施例中，所述金属层312为金属钛；在其它实施例中，所述金属层还可以是金属镍或金属钴。
61.本实施例中，沉积所述硅层311的方法为化学气相沉积工艺；在其它实施例中，还可以采用物理气相沉积工艺或原子层沉积工艺沉积所述硅层。
62.本实施例中，沉积所述金属层312的方法为原子层沉积法；在其它实施例中，还可以采用物理气相沉积、化学气相沉积或电化学电镀方法沉积所述金属层。
63.本实施例中，所述金属硅化物堆叠膜还覆盖所述层间介质层120的表面。
64.所述硅层的厚度和所述金属层的厚度的比值为0.1～10。如果比值小于0.1或者比值大于10会导致硅材料太多或金属材料太多，反应时造成硅材料或金属材料析出，导致电阻增大。
65.在所述第一接触孔310的底部和侧壁上形成的金属硅化物堆叠膜的总厚度大于等于0.5nm，且小于30nm。总厚度小于0.5nm在制作工艺上较难完成，如果总厚度大于等于30nm，使后续形成的金属硅化物层太厚，影响了金属硅化物层上形成的导电层的厚度，对电阻造成不利影响。
66.本实施例中，通过在第一接触孔310底部和侧壁表面形成金属硅化物堆叠膜，依次形成硅层311、金属层312、硅层311，一方面，不需要通过形成非晶层来增加金属硅化物的厚度，避免了预非晶化处理过程中造成源漏外延层应力流失的情况；另一方面，硅层和金属层反应生成金属硅化物层时，避免消耗源漏区的硅，并且相间排布的硅层和金属层能反应更充分，避免出现空洞，形成的金属硅化物的组分更加均匀，质量更好，有利于降低rc延迟和接触电阻，提高半导体结构的性能。
67.参考图4，在所述第一接触孔310内填充满牺牲层400，所述牺牲层400还覆盖所述层间介质层120上的所述金属硅化物堆叠膜的表面。
68.本实施例中，所述牺牲层400为底部抗反射层；在其它实施例中，所述牺牲层400还可以是旋涂的含碳材料层。
69.本实施例中，形成所述牺牲层400的方法为旋涂法；在其它实施例中，还可以采用化学气相沉积法形成所述牺牲层。
70.形成所述牺牲层400后，回刻蚀所述牺牲层400，露出所述第一接触孔310侧壁上的所述金属硅化物堆叠膜，同时露出所述层间介质层120表面的金属硅化物堆叠膜。
71.回刻蚀所述牺牲层400的方法包括干法刻蚀和湿法刻蚀的其中一种或两种组合。
本实施例中，采用干法刻蚀工艺回刻蚀所述牺牲层400。
72.参考图5，刻蚀去除所述第一接触孔310侧壁上的所述金属硅化物堆叠膜，同时去除所述层间介质层120表面的金属硅化物堆叠膜，在所述第一接触孔底部形成金属硅化物叠层。
73.刻蚀去除所述金属硅化物堆叠膜的方法包括干法刻蚀和湿法刻蚀的其中一种或两种组合。本实施例中，采用干法刻蚀工艺刻蚀去除所述金属硅化物堆叠膜。
74.去除所述侧壁的金属硅化物堆叠膜后，去除所述牺牲层400。
75.在其它实施例中，在所述第一接触孔310底部形成所述金属硅化物叠层时，还包括在所述第一接触孔310侧壁形成所述金属硅化物叠层，即在所述第一接触孔310底部和侧壁上形成金属硅化物堆叠膜后，不去除所述第一接触孔310侧壁上的所述金属硅化堆叠膜，所述第一接触孔310底部和侧壁上的金属硅化物堆叠膜作为金属硅化物叠层，可以减少形成牺牲层等步骤，简化工艺流程。
76.参考图6，在所述第一接触孔310底部形成金属硅化物叠层之后，在所述层间介质层120内形成第二接触孔320，所述第二接触孔320露出所述栅极结构200表面。
77.本实施例中，由于所述栅极结构200为金属栅极结构，可以不需要通过形成金属硅化物层来降低接触电阻，因此在所述第二接触孔320中不需要沉积金属硅化物叠层。
78.参考图7，形成所述第二接触孔320后，在所述第一接触孔310侧壁表面、所述第一接触孔310内的所述金属硅化物叠层表面、所述第二接触孔320的侧壁和底部表面形成阻挡层500。
79.本实施例中，所述阻挡层500还覆盖所述层间介质层120顶部表面。
80.本实施例中，所述阻挡层500的材料为氮化钛；在其它实施例中，所述阻挡层500的材料还可以是氮化钽。
81.本实施例中，形成所述阻挡层500的方法包括化学气相沉积法；在其它实施例中，还可以采用物理气相沉积法或原子层沉积形成所述阻挡层。
82.本实施例中，所述阻挡层500的作用在于，用于阻挡后续在第一接触孔310和第二接触孔320中的导电金属扩散到层间介质层120中，位于所述层间介质层120上的所述阻挡层500可以作为后续研磨导电金属材料的研磨停止层。
83.参考图8，形成所述阻挡层500后，对所述金属硅化物叠层进行退火处理，使金属硅化物叠层中的硅层和钛层发生反应，生成金属硅化物层600。
84.所述退火处理包括均温退火工艺、尖峰退火工艺、闪光退火工艺或激光退火。本实施例中，采用尖峰退火工艺进行退火处理。
85.本实施例中，所述退火处理的工艺参数包括：退火温度为400℃～1000℃，退火时间为0.4微秒～60秒，退火气氛包括氮气、氢气、氨气、氧气或氩气的其中一种或多种，退火压强为0.001托～780托。
86.参考图9，生成所述金属硅化物层600之后，在所述第一接触孔310和所述第二接触孔320中填充满导电层330，形成导电插塞。
87.本实施例中，具体形成导电插塞的步骤包括：在所述第一接触孔310和所述第二接触孔320填充导电材料层(图未示)，所述导电材料层还覆盖所述层间介质层120顶部表面的阻挡层500；对所述导电材料层进行化学机械研磨，直至露出所述层间介质层120表面，形成
所述导电插塞。
88.本实施例中，所述导电材料层的材料为金属钨；在其它实施例中，所述导电材料层的材料还可以是铝、铜、铂、钴等。
89.本实施例中，填充所述导电材料层的方法为原子层沉积法；在其它实施例中，还可以采用化学气相沉积法、物理气相沉积法或电化学电镀方法填充所述导电材料层。
90.本实施例中，通过在第一接触孔310底部形成金属硅化物层来降低接触电阻以及减小rc延迟，形成金属硅化物层通过层叠沉积硅层和金属层，不需要进行预非晶化处理，避免预非晶化处理过程中造成源漏应力流失，同时相间设置的硅层和金属层，在退火处理时能反应完全，不易出现空洞，得到的金属硅化物层组分均匀、质量好，有利于提高半导体结构的性能。
91.第二实施例
92.图10至图16是本发明第二实施例中半导体结构的形成方法各步骤对应的结构示意图。
93.本实施例中，所述栅极结构200为多晶硅栅极结构，为了降低多晶硅栅极结构上的导电插塞的接触电阻和接触电容，需要在多晶硅栅极结构上的接触孔内也形成金属硅化物层。
94.本实施例中，提供基底的步骤与第一实施例中相同，在此不再赘述。
95.参考图10，本实施例中，形成所述栅极结构200以及所述源区101、漏区102的工艺步骤包括：在所述基底上形成栅极结构200、以及位于所述栅极结构200两侧的侧墙210；在所述栅极结构200两侧的所述基底内形成源区101和漏区102。
96.后续工艺步骤还包括：在所述栅极结构200露出的所述基底上以及栅极结构200顶部上形成层间介质层120。
97.参考图11，形成层间介质层120后，在所述层间介质层120内形成第一接触孔310以及第二接触孔320，所述第一接触孔310露出所述源区101和所述漏区102表面，所述第二接触孔320露出所述栅极结构200表面。
98.形成所述第一接触孔310和所述第二接触孔320后，在所述第一接触孔310和所述第二接触孔320底部形成金属硅化物叠层。
99.具体的，在所述第一接触孔310和所述第二接触孔320底部形成金属硅化物叠层步骤包括：
100.参考图12，在所述第一接触孔310底部和侧壁上、以及所述第二接触孔320的底部和侧壁上形成金属硅化物堆叠膜，所述金属硅化物堆叠膜还覆盖所述层间介质层120的表面；
101.在所述第一接触孔310和所述第二接触孔320内填充满牺牲层(图未示)，所述牺牲层还覆盖所述层间介质层120上的所述金属硅化物堆叠膜的表面；
102.回刻蚀所述牺牲层，露出所述第一接触孔310侧壁以及所述第二接触孔320侧壁上的所述金属硅化物堆叠膜，同时露出所述层间介质层120表面的金属硅化物堆叠膜。
103.参考图13，去除所述第一接触孔310和所述第二接触孔320侧壁上的所述金属硅化物堆叠膜。
104.本实施例中，去除所述第一接触孔310和所述第二接触孔320侧壁上的所述金属硅
化物堆叠膜的方法与第一实施例中记载的相同，在此不再赘述。
105.同样的，在其它实施例中，在所述第一接触孔310和所述第二接触孔320的底部形成金属硅化物叠层时，也在所述第一接触孔310和所述第二接触孔320的侧壁上形成金属硅化物叠层，即不去除第一接触孔310和所述第二接触孔320侧壁上的所述金属硅化物堆叠膜，在所述第一接触孔310侧壁以及所述第二接触孔320的侧壁上形成金属硅化物叠层。
106.参考图14，在所述第一接触孔310侧壁表面、所述第二接触孔320侧壁表面、以及所述金属硅化物叠层表面形成阻挡层500。
107.本实施例中，所述阻挡层500的材料以及形成方法与第一实施例中记载的相同，在此不再赘述。
108.参考图15，对所述金属硅化物叠层进行退火处理，得到金属硅化物层。
109.本实施例中，所述退火处理的工艺以及工艺参数与第一实施例中记载的相同，在此不再赘述。
110.参考图16，在第一接触孔310以及第二接触孔320内填充满导电层330，形成导电插塞。
111.本实施例中，所述导电层330的材料与形成方法与第一实施例中记载的相同，在此不再赘述。
112.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。