一种阵列基板及显示面板的制作方法

1.本发明属于oled显示技术领域，尤其涉及一种阵列基板及显示面板。


背景技术：

2.目前，oled显示面板发展迅速，vdd&vss走线处于oled显示面板的ic侧，容易成为水氧入侵aa区(active area，显示区域)的通道，源漏极金属层(sd层)的vdd走线和vss走线的封装效果将影响oled器件的信赖性。
3.在实际工艺中，bp(背板)制程中的hpln(half
‑
tone pln)显影工艺会对源漏极金属层侧面裸露的al发生侧蚀作用(2al 2oh
‑
2h2o＝2alo2‑
3h2↑
)，形成ti
‑
al
‑
ti的中空undercut结构，而undercut结构的深度过大容易引起cvd(化学气相沉积)封装膜层crack不良，导致oled器件封装失效，如图1所示。
4.因此，本领域亟需解决减少undercut深度，改善封装效果的问题，以保证oled器件信赖性。


技术实现要素：

5.为了解决减少undercut深度，改善封装效果的问题，以保证oled器件信赖性，本发明提供一种阵列基板及显示面板。
6.第一方面，本发明实施例提供一种阵列基板，包括源漏极金属层和平坦层，所述源漏极金属层中未被所述平坦层包覆的区域设置有预设图案，以增加所述源漏极金属层的裸露面积；所述源漏极金属层中未被所述平坦层包覆的区域，包括第一区域，所述第一区域位于ic侧的相邻的vdd走线与vss走线之间且未被所述平坦层所包覆。
7.在一些实施方式中，所述源漏极金属层中未被所述平坦层包覆的区域，还包括第二区域，所述第二区域包括未被所述平坦层所包覆的ic侧的相邻的vdd走线与vss走线。
8.在一些实施方式中，所述第一区域设置的预设图案包括镂空图案或者条状图案；
9.所述第一区域设置的预设图案包括条状图案时，所述条状图案为一块或者多块。
10.在一些实施方式中，所述条状图案为多块时，多块条状图案横向或者纵向平行设置于所述第一区域。
11.在一些实施方式中，至少一块所述条状图案的宽度范围是1μm～5μm，相邻两块所述条状图案之间的间隔范围是1μm～30μm。
12.在一些实施方式中，距离vdd走线最近的条状图案与vdd走线之间的间距是
△
b，距离vss走线最近的条状图案与vss走线之间的间距是
△
c，
△
b＝
△
c＝1μm～30μm。
13.在一些实施方式中，所述条状图案的宽度范围是20μm～70μm，相邻两块所述条状图案之间的间隔范围是10μm～50μm。
14.在一些实施方式中，所述条状图案的沿长度方向两侧还设置有多块第一凸起形状图案。
15.在一些实施方式中，所述第一凸起形状图案包括：圆形图案以及所述圆形图案与
所述条状图案的连接部分图案，所述凸起形状图案与所述条状图案连接形成圆弧，所述圆形图案的直径范围、所述圆弧所在圆的直径范围是1μm～30μm。
16.在一些实施方式中，所述第二区域设置的预设图案包括镂空图案。
17.在一些实施方式中，所述镂空图案包括若干方形，所述若干方形使所述第一区域或者所述第二区域形成多块条状图案互相垂直的网格状图案；所述条状图案的宽度范围是1μm～30μm，平行的相邻两块条状图案之间的间隔范围是1μm～10μm。
18.在一些实施方式中，所述第一区域设置的预设图案包括多块第二凸起形状图案；
19.所述多块第二凸起形状图案中，一部分与vdd走线连接，另一部分与vss走线连接；或者
20.所述多块第二凸起形状图案与vdd走线连接；或者
21.所述多块第二凸起形状图案与vss走线连接。
22.第二方面，本发明实施例提供一种显示面板，包括第一方面所述的阵列基板。
23.本发明的一个或多个实施例至少带来如下有益效果：
24.本发明提供的一种阵列基板及显示面板，通过源漏极金属层中未被平坦层包覆的区域增加预设图案，能够增加源漏极金属层金属的侧露面积，达到分摊显影液以减小显影负载效应的效果，减少显影工艺对金属的侧蚀作用，减小undercut深度，改善封装效果，降低cvd封装失效风险，从而解决水氧入侵aa区带来的gdsx问题，保证oled器件信赖性，改善了oled器件gdsx不良。
附图说明
25.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
26.图1是cvd封装膜层crack不良的效果图；
27.图2是显影负载效应测试结果；
28.图3是相关技术中阵列基板的源漏极金属层的ic侧相邻vdd走线与vss走线处设计示意图；
29.图4是相关技术中显示面板示意图；
30.图5是相关技术中vdd走线、vss走线的一种布线平面示意图；
31.图6是图3所示设计示意图对应的vdd截面图；
32.图7是本发明实施例提供的预设图案包括一块条状图案的示意图；
33.图8a是本发明实施例提供的多块条状图案横向平行设置于第一区域示意图；
34.图8b是图8a对应的截面示意图；
35.图9是本发明实施例提供的多块条状图案纵向平行设置于第一区域示意图；
36.图10是本发明实施例提供的多块条状图案横向平行设置于第一区域时设置多块第一凸起形状图案的示意图；
37.图11是本发明实施例提供的多块条状图案纵向平行设置于第一区域时设置多块第一凸起形状图案的示意图；
38.图12是本发明实施例提供的第一凸起形状图案示意图；
39.图13a是本发明实施例提供的第二区域设置的预设图案包括镂空图案示意图；
40.图13b是图13a对应的截面示意图；
41.图14是本发明实施例提供的第一区域设置的预设图案包括多块第二凸起形状图案示意图。
具体实施方式
42.下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.通过封装失效机理分析和各产品对比发现：gdsx不良与cvd填充深度强相关：cvd填充深度越小，封装效果就越好，gdsx不良的风险越小(cvd填充深度目标<450nm)；同时，cvd的填充深度又与ti
‑
al
‑
ti这一中空undercut结构中的顶部ti undercut大小和pi残留量(pi thk)相关。数据如表1所示。
44.表1：各产品cvd填充深度与顶部ti undercut和pi残留量相关性
[0045][0046]
经过分析和对比，可知：
[0047]
1.减小pi残留量，可以通过hpdl工艺过曝和过显来实现。
[0048]
2.减小源漏极金属层顶部ti undercut，工艺上可以通过hpln工艺显影时间减少来实现，但是存在aa区hpln工艺孔残留及其它凹槽区残留风险；
[0049]
申请人对显影负载效应原理进行实际测试，测试结果如图2所示，证明显影负载效应确实存在，且根据hpln工艺显影后数据，可知显影液对源漏极金属层的al有较强的侧蚀作用，图案密度从大到小依次是：aa区＞fop/cop＞vdd/vss，源漏极金属层的undercut从小到大依次是：aa区(0μm)＜fop(0.08μm)/cop(0.1μm)＜vss(0.86μm)。主要原因为：源漏极金属层的图案密度越小，显影液的置换效率越高，对al的侧蚀越深。
[0050]
相关技术中的阵列基板的源漏极金属层的ic侧相邻vdd走线与vss走线处图案设
计如图3所示，图3所示区域位于图4所示显示面板(panel)的ic侧的区域a，区域a中vdd走线与vss走线相邻并且无pln层覆盖，区域a包括位于ic侧的相邻的vdd走线与vss走线之间且未被平坦层所包覆的第一区域1、以及包括未被平坦层所包覆的ic侧的相邻的vdd走线与vss走线的第二区域2，与图3对应的截面图如图6所示，可以看出pln层的边界位置，上下pln层的边界距离约50μm，没有pln层覆盖的源漏极金属层区域，侧面裸露的al会发生侧蚀作用，形成ti
‑
al
‑
ti的中空undercut结构。图5是相关技术中vdd走线、vss走线的一种布线平面示意图，在实际应用中并不限于图5所示的布线方式，图5不能认定为对本发明实施例中vdd走线、vss走线的布线方式的唯一限定。申请人进行详细分析后，得到如下结论：vdd走线和vss走线的间隔大，图案密度小，源漏极金属层的al侧露面积有限，极易发生侧蚀，从而形成较深的undercut结构，存在封装失效风险，在信赖性过程中，水氧入侵aa区，极易造成像素失效，从而产生gdsx不良。
[0051]
本发明实施例提供一种阵列基板及显示面板，通过对源漏极金属层中未被平坦层包覆的ic侧区域设计图案，达到最大限度增加源漏极金属层的金属侧露面积，最终减少单位面积显影负载效应的效果，减少显影工艺对金属的侧蚀作用，减小undercut深度，改善封装效果，降低cvd封装失效风险，从而解决水氧入侵aa区带来的gdsx问题，保证oled器件信赖性。
[0052]
下面结合实施例对本发明的具体实施方式做详细说明。
[0053]
实施例一
[0054]
本实施例提供一种阵列基板，包括源漏极金属层和平坦层(pln层)，源漏极金属层中未被平坦层包覆的区域设置有预设图案，以增加源漏极金属层的裸露面积，源漏极金属层中未被平坦层包覆的区域，包括第一区域，第一区域位于ic侧的相邻的vdd走线与vss走线之间且未被平坦层所包覆。
[0055]
本实施例提供的阵列基板，通过在源漏极金属层中位于显示面板ic侧的相邻的vdd走线与vss走线之间且未被平坦层所包覆的第一区域增加图案，能够增加源漏极金属层金属的侧露面积，达到分摊显影液以减小显影负载效应的效果，减少显影工艺对金属的侧蚀作用，减小undercut深度，改善封装效果，降低cvd封装失效风险，从而解决水氧入侵aa区带来的gdsx问题，保证oled器件信赖性。
[0056]
进一步地，源漏极金属层中未被平坦层包覆的区域，还包括第二区域，第二区域包括未被平坦层所包覆的ic侧的相邻的vdd走线与vss走线。
[0057]
通过在位于显示面板ic侧的相邻的vdd走线与vss走线之间且未被平坦层所包覆的第一区域，以及未被平坦层所包覆的ic侧的相邻的vdd走线与vss走线处增加图案，无需改变原有的平坦层边界，就能够大幅度增加源漏极金属层金属的侧露面积，达到分摊显影液以减小显影负载效应的效果，减少显影工艺对金属的侧蚀作用，减小undercut深度，有效改善封装效果，降低cvd封装失效风险，从而解决水氧入侵aa区带来的gdsx问题，保证oled器件信赖性。
[0058]
在一种情形下，上述阵列基板可以是包含pvx层(无机层)的阵列基板，在阵列基板的源漏极金属层中未被平坦层包覆的第一区域、第二区域设置预设图案，以增加源漏极金属层的裸露面积，通过增加一整套pvx掩膜版工艺(包括曝光
→
显影
→
干刻
→
剥离)来形成pvx层，覆盖源漏极金属层的侧边，以防止源漏极金属层侧边与hpln工艺的显影液发生反
应，这样能够有效解决水氧入侵aa区带来的gdsx问题，提升显示面板的封装效果。
[0059]
在另一种情形下，上述阵列基板可以是无pvx层的阵列基板，对于此类阵列基板，ic侧由于没有pvx层保护而带来源漏极金属层的侧边腐蚀，ic侧的相邻vdd走线和vss走线被侧蚀后形成的undercut结构，导致cvd1和cvd2对ic侧封装效果差，严重时直接封装失效，封装失效后ic侧形成水氧通道，水氧浸入aa区造成像素失效，会造成比较严重的信赖性gdsx(黑点不良)问题，若要通过pvx层对源漏极金属层侧边进行封装保护，需要增加一整套掩膜版工艺(包括曝光
→
显影
→
干刻
→
剥离)来形成pvx层，这样会大大影响oled显示面板的生产产能，且引入pvx层可能导致aa区的寄生电容变化、接触电阻变大等问题，进而影响显示效果，例如影响oled产品均一性，导致发光不均。而通过在阵列基板的源漏极金属层中未被平坦层包覆的第一区域、第二区域设置预设图案，既可以有效增加源漏极金属层的裸露面积，提升封装效果，有效解决水氧入侵aa区带来的gdsx问题，又能够避免增加pvx层进行封装保护而带来的pvx掩膜版成本提高和产能损失。
[0060]
实施例二
[0061]
本实施例提供一种阵列基板，在实施例一的基础上，第一区域设置的预设图案包括镂空图案或者条状图案。
[0062]
第一区域设置的预设图案包括条状图案时，条状图案为一块或多块长方形的条状图案。
[0063]
在一些情形下，第一区域设置的条状图案为一块时，如图7所示，在ic侧相邻的vdd走线与vss走线之间未被平坦层所包覆的第一区域1设置一块条状图案3，以在一定程度上增加源漏极金属层金属的侧露面积，分摊显影工艺中的显影液，减少侧蚀作用所形成的undercut的深度。
[0064]
在一些实施方式中，当预设图案包括多块条状图案3时，在ic侧相邻的vdd走线与vss走线之间未被平坦层所包覆的区域设置多块条状图案3，多块条状图案3横向平行设置于第一区域1，如图8a和图8b所示，可以看出，通过在第一区域1增加多块条状图案3能够大幅度增加源漏极金属层侧面裸露金属的面积，通过这些条状图案3能够有效地分摊显影工艺中的显影液，进而减小undercut深度，改善封装效果；或者多块条状图案3纵向平行设置于第一区域1，如图9所示。可以理解的是，横向、纵向、平行只是一种优选的实施方式中的相对性描述，并非仅指绝对水平方向、绝对垂直方向、绝对平行，在实际应用中，横向可以为水平方向，也可以是与水平方向成一定倾斜角度的方向，例如与水平方向成
±
15
°
倾斜角度的方向。纵向可以是垂直方向，也可以是与垂直方向成一定倾斜角度的方向，例如与垂直方向成
±
15
°
倾斜角度的方向。平行可以是多块条状图案3之间绝对平行，也可以是多块条状图案3之间的近似平行，即：条状图案3之间在前述横向或纵向上平行设置时，二者成一定角度范围(例如≤15
°
)内也视为平行，上述15
°
仅为举例，不构成对本发明的限定。图7至图9中所示的第一区域1仅为一种示意，不作为对本发明的限定，并且在实际应用中第一区域还可能包括ic侧的源漏极金属层中未被平坦层所包覆的其他区域。
[0065]
进一步地，预设图案包括多块条状图案3，多块条状图案3横向或者纵向平行设置于第一区域1的情形下，为满足曝光解析度下线宽尽量小的原则，一方面考虑到实际所能制作条状图案3的最小宽度(宽度范围的下限值)，另一方面考虑到宽度过宽会使条状图案3的块数减少，会降低分摊显影液的效果，因此至少一块条状图案3的宽度范围是
△
l＝1μm～5μ
m。为了避免相邻条状图案3之间的间隔过大而减少条状图案3的数量从而降低分摊显影液的效果，优选地，相邻两块条状图案3之间的间隔范围是
△
a＝1μm～30μm，应当理解的是，条状图案3的宽度是指条状图案两条长边之间的距离。距离vdd走线最近的条状图案与vdd走线之间的间距是
△
b，距离vss走线最近的条状图案与vss走线之间的间距是
△
c，
△
b＝
△
c＝1μm～30μm，应当理解的是，距离vdd走线最近的条状图案与vdd走线之间的间距是指距离vdd走线最近的条状图案靠近vdd走线一侧与vdd走线之间的距离，距离vss走线最近的条状图案与vss走线之间的间距是指距离vss走线最近的条状图案靠近vss走线一侧与vss走线之间的距离。为了使第一区域1中金属裸露面积最大化，优选地，条状图案3的长度是vdd走线与vss走线之间的间距与2
△
b之间的差值，最大限度增源漏极金属层金属的侧露面积，从而减少undercut深度，改善封装效果，保证器件信赖性。
[0066]
可以理解的是，各块条状图案的宽度可以相同或者不同，相邻两块条状图案之间的间隔也可以相同或者不同，距离vdd走线最近的条状图案与vdd走线之间的间距，与距离vss走线最近的条状图案与vss走线之间的间距可以相同或者不同，本实施例不做唯一限定。
[0067]
以图8a为例，多块条状图案3横向平行设置于第一区域1时，若多块条状图案3的长度相同，则每一块条状图案3靠近vdd走线一侧的短边距离vdd走线的位置都相同，则每一块条状图案3都是距离vdd走线最近的条状图案，与vdd走线的间距都是
△
b，类似地，每一块条状图案3靠近vss走线一侧的短边距离vss走线的位置都相同，则每一块距离vss走线最近的条状图案，与vss走线的间距都是
△
b。
[0068]
以图9为例，多块条状图案3纵向平行设置于第一区域1时，最左侧的一块条状图案为距离vdd走线最近的条状图案，最右侧的一块条状图案为距离vss走线最近的条状图案，最左侧的一块条状图案与vdd走线的间距、最右侧的一块条状图案与vss走线的间距可以相同或者不同。
[0069]
通过上述多块条状图案横向或者纵向平行设置于第一区域，能够较大程度地增加源漏极金属层金属的侧露面积，有效分摊显影工艺中的显影液，以减少侧蚀作用所形成的undercut的深度，十分有利于改善封装效果。
[0070]
此外，在一些情形下，上述预设图案包括多块条状图案3，多块条状图案3横向或者纵向平行设置于第一区域的情形下，条状图案的宽度范围还可以是20μm～70μm，相应地，相邻两块条状图案之间的间隔范围可以是10μm～50μm。
[0071]
实施例三
[0072]
本实施例提供一种阵列基板，在实施例一和实施例二的基础上，在预设图案包括多块条状图案，多块条状图案横向或者纵向平行设置于第一区域的情形下，为了最大限度地增大条状图案的侧面周长，以大幅度增加源漏极金属层的金属侧露面积，条状图案3的沿长度方向两侧还设置有多块第一凸起形状图案，以在ic侧的相邻的vdd走线与vss走线之间未被平坦层所包覆的第一区域1形成多块麻花状图案3’，该麻花状图案3’是在实施例一中的条状图案3长度方向上的两侧增加多块第一凸起形状图案得到的。
[0073]
多块条状图案3横向平行设置于第一区域1时，设置多块第一凸起形状图案如图10所示。多块条状图案3纵向平行设置于第一区域1时，设置多块第一凸起形状图案如图11所示。
[0074]
在一些情形下，如图12所示，上述第一凸起形状图案包括：圆形图案31，以及该圆形图案31与条状图案3的连接部分图案32，第一凸起形状图案与条状图案3连接形成圆弧，该圆形图案31(内圆)的直径d1范围、该圆弧所在(外)圆的直径d2范围是1μm～30μm。每一块条状图案3上设置有与其连接的多块第一凸起形状图案，以使每块条状图案形成麻花状，以增大原条状图案的侧面周长。
[0075]
通过上述第一凸起形状图案能够最大限度增加源漏极金属层的条状图案的侧面周长，大幅度增加源漏极金属层的金属侧露面积，以充分分摊显影液，减少侧蚀作用所形成的undercut的深度，保证oled器件的封装效果。
[0076]
在另一些情形下，第一凸起形状图案也可以包括与条状图案3连接的半圆形图案，多个半圆形图案直接与条状图案3连接，半圆形图案的直径范围是1μm～30μm。通过此半圆形图案也能够达到增加源漏极金属层的条状图案的侧面周长的目的，以增加源漏极金属层的金属侧露面积。
[0077]
本实施例中，一方面考虑到实际所能制作麻花状图案3’的最小宽度(宽度范围的下限值)，另一方面考虑到宽度过宽会使麻花状图案3’的块数减少，会降低分摊显影液的效果，因此麻花状图案3’的宽度范围是
△
l＝1μm～5μm。为了避免相邻麻花状图案3’之间的间隔过大而减少麻花状图案3’的数量从而降低分摊显影液的效果，优选地，相邻两块麻花状图案3’之间的间隔范围是
△
a＝1μm～30μm，应当理解的是，麻花状图案3’的宽度是指麻花状图案3’两条长边的第一凸起形状图案最外侧之间的距离。距离vdd走线最近的麻花状图案3’与vdd走线之间的间距、距离vss走线最近的麻花状图案3’与vss走线之间的间距是
△
b＝1μm～30μm，应当理解的是，距离vdd走线最近的麻花状图案3’与vdd走线之间的间距是指距离vdd走线最近的麻花状图案3’靠近vdd走线一侧的第一凸起形状图案最外侧与vdd走线之间的距离，距离vss走线最近的麻花状图案3’与vss走线之间的间距是指距离vss走线最近的麻花状图案3’靠近vss走线一侧的第一凸起形状图案最外侧与vss走线之间的距离。为了使第一区域1中金属裸露面积最大化，优选地，麻花状图案3’的长度是vdd走线与vss走线之间的间距与2
△
b之间的差值，最大限度增源漏极金属层金属的侧露面积，从而减少undercut深度，改善封装效果，保证器件信赖性。
[0078]
可以理解的是，各块麻花状图案3’的宽度可以相同或者不同，相邻两块麻花状图案3’之间的间隔也可以相同或者不同，距离vdd走线最近的麻花状图案3’与vdd走线之间的间距，与距离vss走线最近的麻花状图案3’与vss走线之间的间距可以相同或者不同，本实施例不做唯一限定。
[0079]
实施例四
[0080]
本实施例提供一种阵列基板，在实施例一的基础上，第二区域2设置的预设图案包括镂空图案。
[0081]
在一些情形下，如图13a和图13b所示，第二区域2的镂空图案包括若干方形4(方形可以是正方形或者长方形)，若干方形使第二区域2形成多块条状图案互相垂直的网格状图案，此情况下的条状图案与实施例二中的条状图案类似，为了使此镂空图案(网格状图案)能够给源漏极金属层带来更多的金属侧露面积，网格状图案中的条状图案的宽度w范围是1μm～30μm，互相平行的相邻两块条状图案之间的间隔范围是1μm～10μm，使得镂空图案的金属侧漏面积尽可能大，从而更好地分摊显影液，可以理解的是，网格状图案中的条状图案的
宽度w也是相邻两个方形之间的间距，互相平行的相邻两块条状图案之间的间隔也是方形的宽度。图13b是设置了镂空图案的vdd走线或者vss走线的截面示意图，从图13b中可以看出，通过将未被平坦层所包覆的ic侧相邻的vdd走线、vss走线设置镂空图案，能够大量增加源漏极金属层的金属侧露面积，从而在显影工艺中有效分摊显影液，从而减少undercut深度，改善封装效果，保证器件信赖性，设置为镂空图案的vdd走线或vss走线。
[0082]
在其他情形下，镂空图案还可以包括若干圆形、菱形等其他形状，使第二区域2形成网格状图案，来增加源漏极金属层的金属侧露面积。
[0083]
与第二区域2设置的镂空图案类似地，第一区域1设置的预设图案为镂空图案时，也可以包括若干方形(方形可以是正方形或者长方形)，若干方形使第一区域1形成多块条状图案互相垂直的网格状图案，此情况下的条状图案与实施例二中的条状图案类似，为了使此镂空图案(网格状图案)能够给源漏极金属层带来更多的金属侧露面积，网格状图案中的条状图案的宽度范围也是1μm～30μm，互相平行的相邻两块条状图案之间的间隔范围是1μm～10μm，使得镂空图案的金属侧漏面积尽可能大，从而更好地分摊显影液。
[0084]
应当理解的是，前述的互相垂直并非仅指条状图案之间的绝对垂直，也可以是条状图案之间所形成的夹角为90
°±
α范围，例如α＝15
°
，也就是说条状图案之间所形成的夹角≥75
°
或者小于等于105
°
都视为互相垂直。
[0085]
通过在未被平坦层所包覆的ic侧相邻的vdd走线与vss走线处设置镂空图案，能够大幅度增加源漏极金属层的金属侧露面积，以充分分摊显影液，减少侧蚀作用所形成的undercut的深度，保证oled器件的封装效果。
[0086]
值得说明的是，本实施例所提供的在第二区域2设置镂空图案的方式，既可以单独实施，也可以与实施例二或三中在第一区域1设置一块或多块条状图案的方式结合起来同时实施，还可以与实施例二中在第一区域1设置镂空图案的方式结合起来实施，本实施例并不限于择一的实施方式。也就是说，在实际应用中，可以通过在第一区域1设置一块或多块条状图案的方式增加源漏极金属层的金属侧露面积，也可以通过在第二区域2设置镂空图案增加源漏极金属层的金属侧露面积，还可以通过既在第一区域1设置一块或多块条状图案又在第二区域2设置镂空图案，来增加源漏极金属层的金属侧露面积，还可以通过同时在第一区域1和第二区域2设置镂空图案来增加源漏极金属层的金属侧露面积，从而有效减少侧蚀作用所形成的undercut的深度，保证oled器件的封装效果。
[0087]
实施例五
[0088]
本实施例提供一种阵列基板，在实施例一的基础上，在位于ic侧的vdd走线与vss走线之间且未被平坦层所包覆的第一区域1，如图14所示，预设图案可以包括多块第二凸起形状图案5。
[0089]
多块第二凸起形状图案5中，一部分与vdd走线连接，另一部分与vss走线连接；或者
[0090]
多块第二凸起形状图案5与vdd走线连接；或者
[0091]
多块第二凸起形状图案5与vss走线连接。
[0092]
通过在第一区域1内，如图14所示，在vdd走线与vss走线处分别连接若干第二凸起形状图案5，或者仅在vdd走线处连接多块第二凸起形状图案5，或者仅在vss走线处连接多块第二凸起形状图案5，可有效增加源漏极金属层的金属侧露面积。
[0093]
在一些情形下，上述第二凸起状图案5可以与实施例三中的第一凸起状图案类似，包括与vdd走线或vss走线连接的圆形图案，以及圆形图案与vdd走线或vss走线的连接部分图案，该第二凸起状图案5与vdd走线或vss走线连接形成圆弧，该圆形图案(内圆)的直径d1范围、该圆弧所在(外)圆的直径d2范围是1μm～30μm。第一区域1内vdd走线或vss走线的边缘设置有与vdd走线或vss走线连接的多块第二凸起形状图案5，以使vdd走线或vss走线边缘的周长增大，以增加源漏极金属层的金属侧露面积。
[0094]
在另一些情形下，上述第二凸起形状图案5也可以包括与vdd走线或vss走线连接的半圆形图案，多块半圆形图案直接与vdd走线或vss走线连接，半圆形图案的直径范围是1μm～30μm。
[0095]
可以理解的是，上述多块第二凸起状图案5既可以仅设置于第一区域1内vdd走线的边缘并与其连接，也可以仅设置于第一区域1内vss走线的边缘并与其连接，还可以在第一区域内vdd走线和vss走线的边缘同时设置，从而增加源漏极金属层的金属侧露面积。
[0096]
实施例六
[0097]
本实施例提供一种显示面板，包括前述实施例提供的阵列基板。
[0098]
本实施例的显示面板，通过对阵列基板的源漏极金属层中未被平坦层包覆的区域设计图案，达到最大限度增加源漏极金属层的金属侧露面积，以减少单位面积显影负载效应的效果，减少显影工艺对金属的侧蚀作用，从而减小undercut深度，进而改善封装效果，降低cvd封装失效风险，从而解决水氧入侵aa区带来的gdsx问题，提升了显示面板的封装效果，保证oled器件信赖性。
[0099]
在本发明实施例所提供的几个实施例中，应该理解到，所揭露的系统和方法，也可以通过其它的方式实现。以上所描述的系统和方法实施例仅仅是示意性的。
[0100]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0101]
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。