半导体装置及其制造方法与流程

1.本公开总体上涉及电子装置，更具体地，涉及一种半导体装置及其制造方法。


背景技术：

2.半导体装置包括以金属氧化物半导体场效应晶体管(mosfet)配置的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，mosfet的小型化逐渐加快。
3.mosfet的小型化可能导致短沟道效应等，因此，半导体装置的操作特性可能劣化。因此，已研究了各种方法在克服由于半导体装置的高度集成导致的限制的同时形成具有改进的性能的半导体装置。
4.此外，这种集成电路追求操作可靠性和低功耗。因此，已研究了以更小的形状因子形成具有更高的可靠性和更低的功耗的装置的方法。


技术实现要素：

5.根据本公开的实施方式，一种半导体装置包括：第一半导体结构，其包括存储器阵列；与第一半导体结构间隔开的第二半导体结构，该第二半导体结构包括第一晶体管；在第一半导体结构和第二半导体结构之间的第一绝缘层；在第二半导体结构和第一绝缘层之间的第二绝缘层；电连接到存储器阵列的第一接合焊盘，该第一接合焊盘位于第一绝缘层中；以及电连接到第一晶体管的第二接合焊盘，该第二接合焊盘位于第二绝缘层中，其中，第一接合焊盘和第二接合焊盘彼此接触，其中，第一接合焊盘和第二接合焊盘的多个侧壁中的至少一个侧壁包括弯曲部分。
6.根据本公开的另一实施方式，一种半导体装置包括：第一半导体结构，其包括层叠结构、穿透层叠结构的沟道结构以及电连接到沟道结构的位线；与第一半导体结构间隔开的第二半导体结构，该第二半导体结构包括第一晶体管；在第一半导体结构和第二半导体结构之间的第一绝缘层；在第二半导体结构和第一绝缘层之间的第二绝缘层；位于第一绝缘层中的第一接合焊盘，该第一接合焊盘电连接到沟道结构；以及位于第二绝缘层中的第二接合焊盘，该第二接合焊盘电连接到第一晶体管，该第二接合焊盘与第一接合焊盘接触，其中，第一接合焊盘包括：与第二接合焊盘接触的第一部分；与位线接触的第二部分；以及在第一部分和第二部分之间的第三部分，其中，第三部分的侧壁是弯曲的。
7.根据本公开的另一实施方式，一种制造半导体装置的方法包括以下步骤：形成绝缘层；在绝缘层上形成包括第一开口的硬掩模层；通过使用硬掩模层作为蚀刻屏障蚀刻绝缘层来在绝缘层中形成第二开口；扩大硬掩模层的第一开口；在第一开口扩大之后，通过使用硬掩模层作为蚀刻屏障蚀刻绝缘层来在绝缘层中形成第三开口和第四开口；以及在第三开口和第四开口中形成接合焊盘，其中，第四开口的宽度大于第三开口的宽度，其中，第三开口和第四开口彼此交叠，其中，绝缘层的第三开口和第四开口之间的拐角是弯曲的。
8.根据本公开的另一实施方式，一种制造半导体装置的方法包括以下步骤：形成绝缘层；在绝缘层上形成包括第一开口的硬掩模层；通过使用硬掩模层作为蚀刻屏障蚀刻绝
缘层来形成第二开口；通过扩大硬掩模层的第一开口来暴露绝缘层的顶表面；在扩大第一开口之后，通过使用硬掩模层作为蚀刻屏障蚀刻绝缘层来在绝缘层中形成第三开口和第四开口；以及在第三开口和第四开口中形成接合焊盘，其中，第四开口的宽度大于第三开口的宽度，其中，第三开口和第四开口彼此交叠。
附图说明
9.以下参照附图描述示例实施方式；然而，其可按不同的形式具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开对于本领域技术人员将成为可能。
10.在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
11.图1a是根据本公开的实施方式的半导体装置的平面图。
12.图1b是沿着图1a所示的线a-a’截取的截面图。
13.图2a至图2f是示出图1a和图1b所示的半导体装置的制造方法的截面图。
14.图3是根据本公开的实施方式的半导体装置的截面图。
15.图4是根据本公开的实施方式的半导体装置的截面图。
16.图5a是根据本公开的实施方式的半导体装置的截面图。
17.图5b是沿着图5a所示的线b-b’观看的第一区域的第二接合结构的平面图。
18.图5c是沿着图5a所示的线b-b’观看的第二区域的第二接合结构的平面图。
19.图6是根据本公开的实施方式的半导体装置的截面图。
20.图7a至图7h是示出图5a至图5c所示的半导体装置的制造方法的截面图。
21.图8是示出根据本公开的实施方式的存储器系统的配置的框图。
22.图9是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
23.为了描述根据本公开的概念的实施方式，本文所公开的具体结构和功能描述仅是例示性的。根据本公开的概念的实施方式可按照各种形式实现，不应被解释为限于本文中所阐述的实施方式。
24.一些实施方式涉及一种能够改进操作可靠性的半导体装置以及该半导体装置的制造方法。
25.图1a是根据本公开的实施方式的半导体装置的平面图。图1b是沿着图1a所示的线a-a’截取的截面图。
26.参照图1a和图1b，半导体装置可包括第一绝缘层110、第二绝缘层120、导体cb和接合焊盘bp。
27.第一绝缘层110可具有沿着由第一方向d1和第二方向d2限定的平面扩展的板的形状。第一方向d1和第二方向d2可以是不同的交叉方向。在示例中，第一方向d1和第二方向d2可彼此正交。第一绝缘层110可包括绝缘材料。在示例中，第一绝缘层110可包括氧化物或氮化物。
28.导体cb可设置在第一绝缘层110中。导体cb可在第二方向d2上延伸。导体cb的顶表面可位于与第一绝缘层110的顶表面相同的平面上。导体cb可包括导电材料。在示例中，导体cb可包括铜、铝或钨。
29.第二绝缘层120可设置在第一绝缘层110上。第二绝缘层120可具有沿着由第一方向d1和第二方向d2限定的平面扩展的板的形状。第二绝缘层120可包括绝缘材料。在示例中，第二绝缘层120可包括sicn。
30.接合焊盘bp可设置在第二绝缘层120中。接合焊盘pb可在第三方向d3上穿透第二绝缘层120。第三方向d3可与第一方向d1和第二方向d2交叉。在示例中，第三方向d3可与第一方向d1和第二方向d2正交。
31.接合焊盘bp可包括导电部分bp_c和屏障部分bp_b。屏障部分bp_b可设置在第二绝缘层120的表面上。导电部分bp_c可设置在屏障部分bp_b的表面上。屏障部分bp_b可设置在导电部分bp_c和第二绝缘层120之间。导电部分bp_c和第二绝缘层120可通过屏障部分bp_b彼此间隔开。
32.导电部分bp_c可包括导电材料。在示例中，导电部分bp_c可包括铜、铝或钨。在示例中，屏障部分bp_b可包括钛、氮化钛、钽或氮化钽。
33.接合焊盘bp可包括在第一方向d1上面向彼此的第一侧壁sw1以及在第二方向d2上面向彼此的第二侧壁sw2。第一侧壁sw1和第二侧壁sw2可彼此连接。第二侧壁sw2可将第一侧壁sw1彼此连接。第一侧壁sw1可将第二侧壁sw2彼此连接。接合焊盘bp的第一侧壁sw1和第二侧壁sw2可由屏障部分bp_b的表面限定。
34.接合焊盘bp的各个第一侧壁sw1可包括第一平坦部分f1、第二平坦部分f2、第一弯曲部分c1和第二弯曲部分c2。第一平坦部分f1可连接到第一弯曲部分c1。第一弯曲部分c1可连接到第二弯曲部分c2。第二平坦部分f2可连接到第二弯曲部分c2。第一平坦部分f1、第一弯曲部分c1、第二弯曲部分c2和第二平坦部分f2连接，以构成接合焊盘bp的第一侧壁sw1。
35.第一平坦部分f1可连接到接合焊盘bp的底表面bs。第二平坦部分f2可连接到接合焊盘bp的顶表面ts。从图1b所示的截面角度，第一平坦部分f1和第二平坦部分f2可被表示为直线。在示例中，从图1b所示的截面角度，第一弯曲部分c1的第一曲率中心c1_c可位于接合焊盘bp的外部。在示例中，从图1b所示的截面角度，第二弯曲部分c2的第二曲率中心c2_c可位于接合焊盘bp的内部。
36.第一弯曲部分c1和第二弯曲部分c2可在不同的方向上弯曲。在示例中，第一弯曲部分c1可弯曲，使得第一弯曲部分c1的中央部分朝着接合焊盘bp的内部突出(呈凸形)，并且第二弯曲部分c2可弯曲，使得第二弯曲部分c2的中央部分朝着接合焊盘bp的外部突出(呈凸形)。
37.第一平坦部分f1之间在第一方向d1上的距离可被定义为第一距离l1。第一距离l1可随着第一平坦部分f1越靠近导体cb而减小。第二平坦部分f2之间在第一方向d1上的距离可被定义为第二距离l2。第二距离l2可随着第二平坦部分f2越靠近导体cb而减小。另选地，第二距离l2可在所有水平处恒定。第二距离l2可大于第一距离l1。
38.第一弯曲部分c1之间在第一方向d1上的距离以及第二弯曲部分c2之间在第一方向d1上的距离可被定义为第三距离l3。第三距离l3可随着第一弯曲部分c1和第二弯曲部分
c2越靠近导体cb而减小。第三距离l3的最大值可等于第二距离l2的最小值。第三距离l3的最小值可等于第一距离l1的最大值。
39.接合焊盘bp可包括第一部分pa1、第二部分pa2和第三部分pa3。第一部分pa1可以是连接到导体cb的部分。第二部分pa2可以是连接到第一部分pa1的部分。第三部分pa3可以是连接到第二部分pa2的部分。第二部分pa2可设置在第一部分pa1和第三部分pa3之间。
40.第一部分pa1的侧壁可由第一平坦部分f1限定。第一部分pa1的侧壁可平坦。第二部分pa2的侧壁可由第一弯曲部分c1和第二弯曲部分c2限定。第二部分pa2的侧壁可弯曲。第一弯曲部分c1可形成在第二部分pa2的侧壁的连接到第一部分pa1的部分处。第二弯曲部分c2可形成在第二部分pa2的侧壁的连接到第三部分pa3的部分处。第三部分pa3的侧壁可由第二平坦部分f2限定。第三部分pa3的侧壁可平坦。
41.随着第一部分pa1越靠近导体cb，第一部分pa1的宽度可减小。在示例中，第一部分pa1在第一方向d1上的宽度可随着第一部分pa1越靠近导体cb而减小。第一部分pa1在第一方向d1上的宽度可等于第一距离l1。
42.随着第二部分pa2越靠近导体cb，第二部分pa2的宽度可减小。在示例中，第二部分pa2在第一方向d1上的宽度可随着第二部分pa2越靠近导体cb而减小。第二部分pa2在第一方向d1上的宽度可等于第三距离l3。
43.随着第三部分pa3越靠近导体cb，第三部分pa3的宽度可减小。在示例中，第三部分pa3在第一方向d1上的宽度可随着第三部分pa3越靠近导体cb而减小。第三部分pa3在第一方向d1上的宽度可等于第二距离l2。
44.类似于第一侧壁sw1，接合焊盘bp的各个第二侧壁sw2可包括弯曲部分和平坦部分。
45.在根据该实施方式的半导体装置中，接合焊盘bp的侧壁包括弯曲部分，并且作为接合焊盘bp的上部的第三部分pa3的宽度相对大。因此，接合焊盘bp可具有改进的间隙填充特性，并且接合焊盘bp可没有任何空隙地形成。此外，由于作为接合焊盘bp的下部的第一部分pa1的宽度相对小，所以可确保导体cb与接合焊盘bp之间的交叠余量。
46.图2a至图2f是示出图1a和图1b所示的半导体装置的制造方法的截面图。为了简明，将省略已经参照图1a和图1b描述的组件的冗余描述。
47.下述制造方法仅是图1a和图1b所示的半导体存储器装置的制造方法的实施方式，图1a和图1b所示的半导体存储器装置的制造方法不限于下述制造方法。
48.参照图2a，可在第一绝缘层110中形成导体cb。可通过蚀刻第一绝缘层110来形成沟槽，并且可在沟槽中形成导体cb。导体cb可以是互连结构。在示例中，导体cb可以是位线、接触插塞或线。
49.第一绝缘层110可包括绝缘材料。在示例中，第一绝缘层110可包括氧化物或氮化物。导体cb可包括导电材料。在示例中，导体cb可包括铜、铝或钨。
50.可在第一绝缘层110上形成第二绝缘层120。第二绝缘层120可包括绝缘材料。在示例中，第二绝缘层120可包括sicn。在示例中，第二绝缘层120可以是单层。
51.可在第二绝缘层120上形成第一硬掩模层ma1。第一硬掩模层ma1的厚度可大于第二绝缘层120的厚度。第一硬掩模层ma1在第三方向d3上的长度可大于第二绝缘层120在第三方向d3上的长度。在示例中，第一硬掩模层ma1可包括非晶碳。
52.可在第一硬掩模层ma1上形成第二硬掩模层ma2。第二硬掩模层ma2可包括绝缘材料。在示例中，第二硬掩模层ma2可包括sion。
53.参照图2b，可在第二硬掩模层ma2上形成光刻胶图案pr。在第二硬掩模层ma2上形成光刻胶层之后，可通过经由曝光工艺和显影工艺对光刻胶层进行构图来形成光刻胶图案pr。
54.随后，可使用光刻胶图案pr作为蚀刻屏障来蚀刻第二硬掩模层ma2和第一硬掩模层ma1。因此，第一硬掩模层ma1和第二硬掩模层ma2可被构图，并且可在第一硬掩模层ma1中形成第一开口op1。
55.随后，可使用第一硬掩模层ma1作为蚀刻屏障来蚀刻第二绝缘层120。因此，第二绝缘层120可被构图，并且可在第二绝缘层120中形成第二开口op2。
56.可形成第二开口op2，使得导体cb不暴露。第二开口op2可穿透第二绝缘层120的一部分。第二开口op2可不完全穿透第二绝缘层120。
57.第二开口op2的底表面op2_b可由第二绝缘层120限定。第二开口op2的底表面op2_b的水平可高于第二绝缘层120的底表面的水平。第二开口op2的底表面op2_b可在第三方向d3上与导体cb间隔开。第二绝缘层120的一部分可设置在第二开口op2的底表面op2_b与导体cb之间。
58.第二开口op2在第一方向d1上的宽度可被定义为第一宽度w1。第一宽度w1可基本上等于导体cb在第一方向d1上的宽度。第一开口op1的宽度可基本上等于第二开口op2的宽度。第一开口op1在第一方向d1上的宽度可等于第一宽度w1。
59.在实施方式中，如图中所示，在形成第一开口op1和第二开口op2之后保留的光刻胶图案pr和第二硬掩模层ma2可被去除。在另一实施方式中，与图中所示不同，可在形成第一开口op1并且去除光刻胶图案pr和第二硬掩模层ma2之后形成第二开口op2。在光刻胶图案pr被去除时，第二硬掩模层ma2可保护第一硬掩模层ma1。当在形成第一开口op1之后去除光刻胶图案pr和第二硬掩模层ma2时，第一硬掩模层ma1的顶表面可在形成第二开口op2的工艺中暴露，并且第一硬掩模层ma1的顶表面的一部分可被蚀刻。
60.参照图2c，可将第一硬掩模层ma1的第一开口op1扩大。通过蚀刻第一硬掩模层ma1，第一硬掩模层ma1可减小，并且第一开口op1可扩大。在示例中，可使用各向同性蚀刻工艺来蚀刻第一硬掩模层ma1。根据蚀刻工艺，第一硬掩模层ma1在第三方向d3上的长度(高度)可减小，并且第一开口op1的宽度可增加。在示例中，第一开口op1在第一方向d1上的宽度可增加至第二宽度w2。第二宽度w2可大于第一宽度w1。当第一开口op1扩大时，第二绝缘层120的顶表面可暴露。当第一开口op1扩大时，第二绝缘层120的顶表面与第二开口op2的侧壁之间的第一拐角co1可暴露。当第一开口op1扩大时，可限定第二绝缘层120的顶表面与第一硬掩模层ma1的侧壁之间的第一接触点pc。第一接触点pc可以是第二绝缘层120的顶表面与扩大的第一开口op1的侧壁之间的接触点。
61.参照图2d，可使用第一硬掩模层ma1作为蚀刻屏障来蚀刻第二绝缘层120。可通过第一开口op1蚀刻第二绝缘层120。
62.可在第一开口op1和第二开口op2向下转移(transfer)的同时蚀刻第二绝缘层120。在第二开口op2转移时，可在第二绝缘层120中形成第三开口op3。可形成第三开口op3以暴露导体cb。在第一开口op1转移时，可在第二绝缘层120中形成第四开口op4。第三开口
op3和第四开口op4可彼此交叠。在示例中，第三开口op3和第四开口op4可彼此垂直交叠。
63.第三开口op3在第一方向d1上的宽度可被定义为第三宽度w3。第四开口op4在第一方向d1上的宽度可被定义为第四宽度w4。第四宽度w4可大于第三宽度w3。当形成第三开口op3和第四开口op4时，可在第二绝缘层120中形成t形开口。第三开口op3的侧壁op3_s可平坦。第四开口op4的侧壁op4_s可平坦。
64.在第二绝缘层120被蚀刻时，可在第二绝缘层120中形成第二拐角co2和第三拐角co3。第二拐角co2和第三拐角co3可由第三开口op3和第四开口op4限定。第二拐角co2可形成在第三开口op3和第四开口op4彼此连接的部分处，并且第三拐角co3可形成在第四开口op4的底表面op4_b和侧壁op4_s彼此连接的部分处。
65.第二绝缘层120的第二拐角co2可在第一拐角(图2c所示的co1)向下转移时形成，并且与第一拐角(图2c所示的co1)对应设置。第二绝缘层120的第三拐角co3可在第一接触点(图2c所示的pc)向下转移时形成，并且与第一接触点(图2c所示的pc)对应设置。
66.在蚀刻工艺中，由于第一拐角(图2c所示的co1)相对突出，所以第一拐角(图2c所示的co1)可相对高地暴露于蚀刻环境，并且第一拐角(图2c所示的co1)的蚀刻量可相对大。因此，第一拐角(图2c所示的co1)可在倒圆的同时向下转移，并且可形成弯曲的第二拐角co2。
67.在蚀刻工艺中，第一接触点(图2c所示的pc)可相对低地暴露于蚀刻环境，并且第一接触点(图2c所示的pc)的蚀刻量可相对小。因此，第一接触点(图2c所示的pc)可在倒圆的同时向下转移，并且可形成弯曲的第三拐角co3。
68.第四开口op4的底表面op4_b可连接在第二绝缘层120的第二拐角co2和第三拐角co3之间。第四开口op4的底表面op4_b可平坦或弯曲。第二拐角co2可形成在第四开口op4的底表面op4_b与第三开口op3的侧壁op3_s之间。第三拐角co3可形成在第四开口op4的底表面op4_b与第四开口op4的侧壁op4_s之间。
69.第二拐角co2的曲率中心可位于第二绝缘层120中。第三拐角co3的曲率中心可位于第四开口op4中。
70.参照图2e，可去除第一硬掩模层ma1。在示例中，可通过清洁工艺去除第一硬掩模层ma1。
71.参照图2f，可在第二绝缘层120中形成接合焊盘bp。接合焊盘bp的第一部分pa1可形成在第三开口op3中。接合焊盘bp的第二部分pa2和第三部分pa3可形成在第四开口op4中。
72.接合焊盘bp可包括导电部分bp_c和屏障部分bp_b。
73.接合焊盘bp的第一侧壁sw1可包括第一平坦部分f1、第二平坦部分f2、第一弯曲部分c1和第二弯曲部分c2。接合焊盘bp的第一部分pa1的侧壁可平坦，同时与第二绝缘层120的第三开口op3的侧壁op3_s接触。接合焊盘bp的第二部分pa2的侧壁可弯曲，同时与第二绝缘层120的第二拐角co2和第三拐角co3以及第四开口op4的底表面op4_b接触。接合焊盘bp的第三部分pa3的侧壁可平坦，同时与第二绝缘层120的第四开口op4的侧壁op4_s接触。
74.当在第二绝缘层120中形成接合焊盘bp时，作为接合焊盘bp的上部的第三部分pa3在第一方向d1上的宽度可大于作为接合焊盘bp的下部的第一部分pa1的宽度。
75.由于第二绝缘层120的第四开口op4的宽度相对大，所以接合焊盘bp可没有任何空
隙地形成。由于第二绝缘层120的第三开口op3的宽度相对小，所以可确保接合焊盘bp和导体cb之间的交叠余量。
76.在根据该实施方式的半导体装置的制造方法中，在形成第二绝缘层120中的第二开口op2和第一硬掩模层ma1中的第一开口op1之后，第一开口op1扩大。随后，通过扩大的第一开口op1来蚀刻第二绝缘层120。因此，具有不同宽度的第三开口op3和第四开口op4作为单层形成在第二绝缘层120中。
77.通过一次蚀刻工艺形成第三开口op3和第四开口op4，以使得蚀刻工艺的成本和时间可减少，并且可在第二绝缘层120中形成弯曲的第二拐角co2和第三拐角co3。在形成有弯曲的第二拐角co2和第三拐角co3的第二绝缘层120中形成接合焊盘bp，以使得接合焊盘bp的间隙填充特性可改进，并且接合焊盘bp可没有任何空隙地形成。
78.图3是根据本公开的实施方式的半导体装置的截面图。
79.除了下述部分之外，根据该实施方式的半导体装置可类似于图1a和图1b所示的半导体装置。
80.参照图3，根据该实施方式的半导体装置可包括第一绝缘层110、第二绝缘层120、第三绝缘层130和第四绝缘层140。
81.第一导体cb1可设置在第一绝缘层110中，第一接合焊盘bp1可设置在第二绝缘层120中，第二接合焊盘bp2可设置在第三绝缘层130中，并且第二导体cb2可设置在第四绝缘层140中。
82.第一导体cb1可连接到第一接合焊盘bp1，第一接合焊盘bp1可连接到第二接合焊盘bp2，第二接合焊盘bp2可连接到第二导体cb2。第一导体cb1和第二导体cb2可通过第一接合焊盘bp1和第二接合焊盘bp2彼此电连接。
83.第一接合焊盘bp1可包括导电部分bp1_c和屏障部分bp1_b。第二接合焊盘bp2可包括导电部分bp2_c和屏障部分bp2_b。第一接合焊盘bp1和第二接合焊盘bp2中的每一个的侧壁可包括第一平坦部分f1、第二平坦部分f2、第一弯曲部分c1和第二弯曲部分c2。
84.第一接合焊盘bp1和第二接合焊盘bp2中的每一个的第一平坦部分f1可连接到第一导体cb1或第二导体cb2。第一接合焊盘bp1的第二平坦部分f2可连接到第三绝缘层130。第二接合焊盘bp2的第二平坦部分f2可连接到第一接合焊盘bp1。
85.第一接合焊盘bp1的顶表面的一部分可与第二接合焊盘bp2的底表面接触。第一接合焊盘bp1的顶表面的另一部分可与第三绝缘层130的底表面的一部分接触。第一接合焊盘bp1的顶表面在第一方向d1上的宽度可大于第二接合焊盘bp2的底表面在第一方向d1上的宽度。
86.图4是根据本公开的实施方式的半导体装置的截面图。
87.除了下述部分之外，根据该实施方式的半导体装置可类似于图3所示的半导体装置。
88.参照图4，根据该实施方式的半导体装置可包括第一绝缘层110、第二绝缘层120、第五绝缘层150、第六绝缘层160和第七绝缘层170。
89.第一导体cb1可设置在第一绝缘层110中，第一接合焊盘bp1可设置在第二绝缘层120中，第三接合焊盘bp3可设置在第五绝缘层150中，触点ct可设置在第六绝缘层160中，第二导体cb2可设置在第七绝缘层170中。
90.第一导体cb1可连接到第一接合焊盘bp1，第一接合焊盘bp1可连接到第三接合焊盘bp3，第三接合焊盘bp3可连接到触点ct，触点ct可连接到第二导体cb2。第一导体cb1和第二导体cb2可通过触点ct、第三接合焊盘bp3和第一接合焊盘bp1彼此电连接。
91.第一接合焊盘bp1可包括导电部分bp1_c和屏障部分bp1_b。第三接合焊盘bp3可包括导电部分bp3_c和屏障部分bp3_b。触点ct可包括导电部分ct_c和屏障部分ct_b。
92.第一接合焊盘bp1的侧壁sw可包括第一平坦部分f1、第二平坦部分f2、第一弯曲部分c1和第二弯曲部分c2。第三接合焊盘bp3的侧壁可平坦。触点ct的侧壁可平坦。
93.图5a是根据本公开的实施方式的半导体装置的截面图。图5b是沿着图5a所示的线b-b’观看的第一区域的第二接合结构的平面图。图5c是沿着图5a所示的线b-b’观看的第二区域的第二接合结构的平面图。
94.参照图5a，根据该实施方式的半导体装置可包括第一半导体结构sem1、第二半导体结构sem2、第一接合结构bds1和第二接合结构bds2。
95.第一半导体结构sem1和第二半导体结构sem2可彼此间隔开。第一半导体结构sem1和第一接合结构bds1可彼此连接，第一接合结构bds1和第二接合结构bds2可彼此连接，第二接合结构bds2和第二半导体结构sem2可彼此连接。第一半导体结构sem1和第二半导体结构sem2可通过第一接合结构bds1和第二接合结构bds2彼此电连接。
96.半导体装置可包括第一区域rg1和第二区域rg2。第一半导体结构sem1、第二半导体结构sem2、第一接合结构bds1和第二接合结构bds2中的每一个可被分成第一区域rg1和第二区域rg2。
97.第一半导体结构sem1可包括基板100、在基板100中的第一晶体管tr1和第二晶体管tr2以及第一连接结构cns1。
98.第一晶体管tr1可设置在第一区域rg1的基板100中。在示例中，第一晶体管tr1可以是构成页缓冲器的晶体管。在示例中，基板100可以是半导体基板。
99.各个第一晶体管tr1可包括第一杂质区域ir1和第一栅极结构。在示例中，可通过用杂质对基板100进行掺杂来形成第一杂质区域ir1。在示例中，第一栅极结构可包括栅电极ge以及在栅电极ge和基板100之间的栅极绝缘层gi。
100.隔离层101可设置在第一区域rg1的基板100中。隔离层101可将第一晶体管tr1彼此电隔离。隔离层101可包括绝缘材料。
101.第一连接结构cns1可包括第一绝缘层111、第一触点ct1和第一导体cb1’。第一绝缘层111可形成在基板100上。第一触点ct1和第一导体cb1’可设置在第一区域rg1的第一绝缘层111中。
102.第一绝缘层111可包括绝缘材料。第一触点ct1和第一导体cb1’可包括导电材料。
103.第一触点ct1和第一导体cb1’可电连接到第一基板100中的第一晶体管tr1。
104.第一接合结构bds1可包括第二绝缘层121、第三绝缘层131、第二触点ct2和第一接合焊盘bp1’。第二绝缘层121可形成在第一绝缘层111上，第三绝缘层131可形成在第二绝缘层121上。
105.第二触点ct2可设置在第一区域rg1的第二绝缘层121中。第一接合焊盘bp1’可设置在第一区域rg1的第三绝缘层131中。第二触点ct2和第一接合焊盘bp1’中的每一个可包括导电部分和屏障部分。第二触点ct2和第一接合焊盘bp1’中的每一个的侧壁可平坦。
106.第二绝缘层121和第三绝缘层131可包括绝缘材料。第二触点ct2和第一接合焊盘bp1’可包括导电材料。第二触点ct2可连接到第一导体cb1’，第一接合焊盘bp1’可连接到第二触点ct2。
107.第二接合结构bds2可包括第四绝缘层141和第二接合焊盘bp2’。第四绝缘层141可形成在第三绝缘层131上。
108.第二接合焊盘bp2’可设置在第一区域rg1的第四绝缘层141中。各个第二接合焊盘bp2’可包括导电部分和屏障部分。第二接合焊盘bp2’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第一弯曲部分c1’和第二弯曲部分c2’可设置在第一平坦部分f1’和第二平坦部分f2’之间。
109.第四绝缘层141可包括绝缘材料。在示例中，第四绝缘层141可包括sicn。第二接合焊盘bp2’可包括导电材料。第二接合焊盘bp2’可连接到第一接合焊盘bp1’。
110.第二半导体结构sem2可包括存储器阵列ar和第二连接结构cns2。
111.第二连接结构cns2可包括第五绝缘层151、第六绝缘层161、第七绝缘层171、位线bl、第三触点ct3和第四触点ct4。
112.第五绝缘层151可形成在第四绝缘层141上，第六绝缘层161可形成在第五绝缘层151上，第七绝缘层171可形成在第六绝缘层161上。
113.位线bl可设置在第一区域rg1的第五绝缘层151和第六绝缘层161中。第三触点ct3可设置在第一区域rg1的第六绝缘层161和第七绝缘层171中。第四触点ct4可设置在第一区域rg1的第七绝缘层171中。
114.第五至第七绝缘层151、161和171可包括绝缘材料。在示例中，第五绝缘层151和第七绝缘层171可包括氧化物。在示例中，第六绝缘层161可包括氮化物。第三触点ct3和第四触点ct4可包括导电材料。位线bl可包括导电材料。
115.位线bl可连接到第二接合焊盘bp2’，第三触点ct3可连接到位线bl，第四触点ct4可连接到第三触点ct3。
116.位线bl的宽度可等于第二接合焊盘bp2’的底表面的宽度。在示例中，位线bl在第一方向d1上的宽度可等于第二接合焊盘bp2’的底表面在第一方向d1上的宽度。
117.参照图5b，位线bl可在第二方向d2上延伸。位线bl可在第一方向d1上彼此间隔开。第二接合焊盘bp2’可与多条位线bl交叠。
118.返回参照图5a，存储器阵列ar可设置在第二连接结构cns2上。存储器阵列ar可包括层叠结构sta、沟道结构cs和存储器层ml。
119.层叠结构sts可设置在第七绝缘层171上。层叠结构sts可包括交替地层叠的导电图案cp和绝缘图案ip。导电图案cp可包括导电材料。在示例中，导电图案cp可包括掺杂硅层、金属硅化物层、钨、镍和钴中的至少一种。绝缘图案ip可包括绝缘材料。在示例中，绝缘图案ip可包括氧化物。
120.沟道结构cs和存储器层ml可穿透层叠结构sts。沟道结构cs可包括填充层fi和围绕填充层fi的沟道层cl。存储器层ml可包括围绕沟道结构cs的隧道绝缘层tl、围绕隧道绝缘层tl的数据存储层dl和围绕数据存储层dl的阻挡层bkl。
121.填充层fi可包括绝缘材料。在示例中，填充层fi可包括氧化物。沟道层cl可包括半导体材料。在示例中，沟道层cl可包括多晶硅。隧道绝缘层tl可包括电荷可隧穿的材料。在
示例中，隧道绝缘层tl可包括氧化物。在示例中，数据存储层dl可包括可捕获电荷的氮化物。然而，数据存储层dl所包括的材料不限于氮化物，可根据数据存储方法不同地改变。在示例中，数据存储层dl可包括硅、相变材料或纳米点。阻挡层bkl可包括能够阻挡电荷的移动的材料。在示例中，阻挡层bkl可包括氧化物。
122.沟道结构cs可连接到第四触点ct4。沟道结构cs可通过第四触点ct4、第三触点ct3、位线bl、第二接合焊盘bp2’、第一接合焊盘bp1’、第二触点ct2、第一导体cb1’和第一触点ct1电连接到基板100中的第一晶体管tr。
123.存储器阵列ar可电连接到第四触点ct4、第三触点ct3、位线bl、第二接合焊盘bp2’、第一接合焊盘bp1’、第二触点ct2、第一导体cb1’和第一触点ct1，以电连接到基板100中的第一晶体管tr1。
124.第二晶体管tr2可设置在第二区域rg2的基板100中。在示例中，第二晶体管tr2可以是连接到x解码器的通过晶体管。
125.各个第二晶体管tr2可包括第二杂质区域ir2和第二栅极结构。在示例中，可通过用杂质对基板100进行掺杂来形成第二杂质区域ir2。在示例中，类似于第一栅极结构，第二栅极结构可包括栅电极以及在栅电极和基板100之间的栅极绝缘层。
126.隔离层101可设置在第二区域rg2的基板100中。隔离层101可将第二晶体管tr2彼此电隔离。
127.第五触点ct5和第二导体cb2’可设置在第二区域rg2的第一绝缘层111中。第五触点ct5可连接到第二晶体管tr2。第二导体cb2’可连接到第五触点ct5。
128.第六触点ct6可设置在第二区域rg2的第二绝缘层121中。第三接合焊盘bp3’可设置在第二区域rg2的第三绝缘层131中。第六触点ct6和第三接合焊盘bp3’中的每一个可包括导电部分和屏障部分。第六触点ct6和第三接合焊盘bp3’可包括导电材料。
129.第六触点ct6可连接到第二导体cb2’。第三接合焊盘bp3’可连接到第六触点ct6。第六触点ct6和第三接合焊盘bp3’中的每一个的侧壁可平坦。
130.第四接合焊盘bp4’可设置在第二区域rg2的第四绝缘层141中。第四接合焊盘bp4’可包括导电部分和屏障部分。第四接合焊盘bp4’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第一弯曲部分c1’和第二弯曲部分c2’可设置在第一平坦部分f1’和第二平坦部分f2’之间。
131.第四接合焊盘bp4’可包括导电材料。第四接合焊盘bp4’可连接到第三接合焊盘bp3’。
132.第三导体cb3’可设置在第二区域rg2的第五绝缘层151和第六绝缘层161中。第六触点ct7可设置在第二区域rg2的第六绝缘层161和第七绝缘层171中。第八触点ct8可设置在第二区域rg2的第七绝缘层171中。
133.参照图5c，第三导体cb3’可包括第一至第三部分cb3’_a、cb3’_b和cb3’_c。第一部分cb3’_a和第三部分cb3’_c可在第二方向d2上延伸。第二部分cb3’_b可在第一方向d1上延伸并将第一部分cb3’_a和第三部分cb3’_c连接。第一部分cb3’_a可连接到第四接合焊盘bp4’。第四接合焊盘bp4’可与第三导体cb3’的第一部分cb3’_a交叠。
134.返回参照图5a，第三导体cb3’、第七触点ct7和第八触点ct8可包括导电材料。第三导体cb3’可连接到第四接合焊盘bp4’，第七触点ct7可连接到第三导体cb3’，第八触点ct8
可连接到第七触点ct7。
135.第八绝缘层181可设置在第二区域rg2的第七绝缘层171上。层叠结构sts可设置在第八绝缘层181上。第八绝缘层181可包括绝缘材料。
136.第二区域rg2的层叠结构sts可具有台阶结构。第二区域rg2的层叠结构sts的绝缘图案ip和导电图案cp形成为台阶的形状，从而可形成阶梯结构。
137.第九触点ct9可设置在第七绝缘层171和第八绝缘层181中。第九触点ct9可连接到第八触点ct8。第九触点ct9可连接到层叠结构sts的导电图案cp。第九触点ct9可包括导电材料。
138.导电图案cp可通过第九触点ct9、第八触点ct8、第七触点ct7、第三导体cb3’、第四接合焊盘bp4’、第三接合焊盘bp3’、第六触点ct6、第二导体cb2’和第五触点ct5电连接到第二晶体管tr2。
139.在根据该实施方式的半导体装置中，由于第二接合焊盘bp2’的连接到位线bl的部分的宽度相对小，所以可确保位线bl和第二接合焊盘bp2’之间的交叠余量。
140.在根据该实施方式的半导体装置中，由于第四接合焊盘bp4’的连接到第三导体cb3’的部分的宽度相对小，所以可确保第三导体cb3’和第四接合焊盘bp4’之间的交叠余量。
141.图6是根据本公开的实施方式的半导体装置的截面图。
142.除了下述部分之外，根据该实施方式的半导体装置可类似于图5a至图5c所示的半导体装置。
143.参照图6，在根据该实施方式的半导体装置中，第一接合结构bds1可包括第九绝缘层191。第九绝缘层191可设置在第一绝缘层111和第四绝缘层141之间。
144.第五接合焊盘bp5’可设置在第一区域rg1的第九绝缘层191中。第五接合焊盘bp5’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第五接合焊盘bp5’可连接到第二接合结构bds2的第二接合焊盘bp2’。
145.第二接合焊盘bp2’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。
146.第六接合焊盘bp6’可设置在第二区域rg2的第九绝缘层191中。第六接合焊盘bp6’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第六接合焊盘bp6’可连接到第二接合结构bds2的第四接合焊盘bp4’。
147.第四接合焊盘bp4’的侧壁可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。
148.第五接合焊盘bp5’可通过第一连接结构cns1的第一导体cb1’和第一触点ct1连接到第一晶体管tr1。在示例中，第一晶体管tr1可以是构成页缓冲器的晶体管。
149.第六接合焊盘bp6’可通过第一连接结构cns1的第二导体cb2’和第五触点ct5连接到第二晶体管tr2。在示例中，第二晶体管tr2可以是连接到x解码器的通过晶体管。
150.图7a至图7h是示出图5a至图5c所示的半导体装置的制造方法的截面图。
151.为了简明，将省略已经参照图5a至图5c描述的组件的冗余描述。
152.下述制造方法仅是图5a至图5c所示的半导体存储器装置的制造方法的实施方式，图5a至图5c所示的半导体存储器装置的制造方法不限于下述制造方法。
153.参照图7a，可形成第二半导体结构sem2。第二半导体结构sem2可包括存储器阵列ar和第二连接结构cns2。
154.可在第二连接结构cns2上形成第四绝缘层141，可在第四绝缘层141上形成第一硬掩模层ma1’，可在第一硬掩模层ma1’上形成第二硬掩模层ma2’。在示例中，第四绝缘层141可以是单层。
155.参照图7b，可在第二硬掩模层ma2’上形成光刻胶图案pr’。
156.随后，可使用光刻胶图案pr’作为蚀刻屏障来蚀刻第二硬掩模层ma2’和第一硬掩模层ma1’。因此，第一硬掩模层ma1’和第二硬掩模层ma2’可被构图，并且可在第一硬掩模层ma1’中形成第一开口op1’。
157.随后，可使用第一硬掩模层ma1’作为蚀刻屏障来蚀刻第四绝缘层141。因此，第四绝缘层141可被构图，并且可在第四绝缘层141中形成第二开口op2’。
158.在实施方式中，如图中所示，在形成第一开口op1’和第二开口op2’之后保留的光刻胶图案pr’和第二硬掩模层ma2’可被去除。在另一实施方式中，与图中所示不同，可在形成第一开口op1’并且光刻胶图案pr’和第二硬掩模层ma2’被去除之后形成第二开口op2’。
159.参照图7c，可扩大第一硬掩模层ma1’的第一开口op1’。通过蚀刻第一硬掩模层ma1’，第一硬掩模层ma1’可减小，并且第一开口op1’可扩大。当第一开口op1’扩大时，第四绝缘层141的顶表面可暴露。
160.参照图7d，可使用第一硬掩模层ma1’作为蚀刻屏障来蚀刻第四绝缘层141。可通过第一开口(图7c所示的op1’)蚀刻第四绝缘层141。
161.当第四绝缘层141被蚀刻时，第一开口(图7c所示的op1’)和第二开口(图7c所示的op2’)可在第四绝缘层141中转移。当第二开口(图7c所示的op2’)转移时，可在第四绝缘层141中形成第三开口op3’。当第一开口(图7c所示的op1’)转移时，可在第四绝缘层141中形成第四开口op4’。
162.可形成第一区域rg1的第三开口op3’以暴露位线bl。可形成第二区域rg2的第三开口op3’以暴露电连接到层叠结构sts的导电图案cp的第三导体cb3’。
163.第三开口op3’的侧壁和第四开口op4’的侧壁可平坦。第四绝缘层141的将第三开口op3’和第四开口op4’连接的表面可弯曲。当第四绝缘层141被蚀刻时，可在第四绝缘层141中形成弯曲的侧壁。
164.参照图7e，可去除第一硬掩模层ma1’。
165.参照图7f，可在第一区域rg1的第四绝缘层141中形成第二接合焊盘bp2’。第二接合焊盘bp2’可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第二接合焊盘bp2’可连接到位线bl。
166.可在第二区域rg2的第四绝缘层141中形成第四接合焊盘bp4’。第四接合焊盘bp4’可包括第一平坦部分f1’、第二平坦部分f2’、第一弯曲部分c1’和第二弯曲部分c2’。第四接合焊盘bp4’可连接到与层叠结构sts的导电图案cp电连接的第三导体cb3’。当形成第二接合图案bp2’和第四接合图案bp4’时，可形成第二接合结构bds2。
167.参照图7g，可形成第一半导体结构sem1和第一接合结构bds1。第一半导体结构sem1可包括基板100、在基板100中的第一晶体管tr1和第二晶体管tr2以及第一连接结构cns1。
168.第一接合结构bds1可包括第二绝缘层121和第三绝缘层131。第一接合焊盘bp1’可设置在第一区域rg1的第三绝缘层131中。第三接合焊盘bp3’可设置在第二区域rg2的第三绝缘层131中。第一接合焊盘bp1’和第三接合焊盘bp3’的侧壁可平坦。
169.参照图7h，第一接合结构bds1和第二接合结构bds2可彼此接合。在第二半导体结构sem2和第二接合结构bds2旋转之后，第一接合结构bds1和第二接合结构bds2可彼此接合。在示例中，第二半导体结构sem2和第二接合结构bds2可旋转180度。
170.当第一接合结构bds1和第二接合结构bds2彼此接合时，第一半导体结构sem1和第二半导体结构sem2可彼此电连接。
171.第一接合结构bds1的第一接合焊盘bp1’和第二接合结构bds2的第二接合焊盘bp2’可彼此接合。当第一接合结构bds1的第一接合焊盘bp1’和第二接合结构bds2的第二接合焊盘bp2’彼此接合时，沟道结构cs可电连接到第一晶体管tr1。在示例中，沟道结构cs可连接到构成页缓冲器的晶体管。当第一接合结构bds1的第一接合焊盘bp1’和第二接合结构bds2的第二接合焊盘bp2’彼此接合时，存储器阵列ar可电连接到第一晶体管tr1。
172.第一接合结构bds1的第三接合焊盘bp3’和第二接合结构bds2的第四接合焊盘bp4’可彼此接合。当第一接合结构bds1的第三接合焊盘bp3’和第二接合结构bds2的第四接合焊盘bp4’彼此接合时，层叠结构sts的导电图案cp可电连接到第二晶体管tr2。在示例中，层叠结构sts的导电图案cp可连接到与x解码器连接的通过晶体管。
173.图8是示出根据本公开的实施方式的存储器系统1100的配置的框图。
174.参照图8，存储器系统1100包括存储器装置1120和存储控制器1110。
175.存储器装置1120可包括参照图1a和图1b、图3、图4、图5a至图5c或图6描述的结构。存储器装置1120可以是利用多个闪存芯片配置的多芯片封装。
176.存储控制器1110被配置为控制存储器装置1120，并且可包括静态随机存取存储器(sram)1111、中央处理单元(cpu)1112、主机接口1113、纠错码(ecc)电路1114和存储器接口1115。sram 1111用作cpu 1112的操作存储器，cpu 1112执行对存储控制器1110的数据交换的总体控制操作，并且主机接口1113包括用于与存储器系统1100连接的主机的数据交换协议。ecc电路1114检测并纠正包括在从存储器装置1120读取的数据中的错误，存储器接口1115与存储器装置1120接口。另外，存储控制器1110还可包括用于存储用于与主机接口的代码数据等的rom。
177.如上所述配置的存储器系统1100可以是存储卡或固态盘(ssd)，其中存储器装置1120与控制器1110组合。例如，当存储器系统1100是ssd时，存储控制器1100可通过诸如通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、高速pci(pci-e)协议、高级技术附件(ata)协议、串行ata(sata)协议、并行ata(pata)协议、小型计算机小型接口(scsi)协议、增强小型磁盘接口(esdi)协议和集成驱动电子设备(ide)协议的各种接口协议中的一种来与外部(例如，主机)通信。
178.图9是示出根据本公开的实施方式的计算系统1200的配置的框图。
179.参照图9，计算系统1200可包括cpu 1220、随机存取存储器(ram)1230、用户接口1240、调制解调器1250和存储器系统1210，它们电连接到系统总线1260。当计算系统1200是移动装置时，还可包括用于向计算系统1200供应操作电压的电池，并且还可包括应用芯片组、相机图像处理器、移动d-ram等。
180.存储器系统1200可如参照图8所述利用存储器装置1212和存储控制器1211来配置。
181.在根据本公开的半导体装置中，接合焊盘的侧壁包括弯曲部分。因此，接合焊盘可没有任何空隙地形成，并且可确保接合焊盘和导体之间的交叠余量。
182.尽管参照特定实施方式示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可对其进行形式和细节上的各种改变。因此，本公开的范围不应限于上述实施方式，而是应该不仅由所附权利要求而且还由其等同物确定。
183.在上述实施方式中，可选择性地执行所有步骤，或者可省略一些步骤。在各个实施方式中，步骤未必根据所描述的顺序执行，而是可重新布置。本说明书和附图中所公开的实施方式仅是方便理解本公开的示例，本公开不限于此。即，对于本领域技术人员而言应该显而易见的是，可基于本公开的技术范围进行各种修改。
184.此外，已在附图和说明书中示出和描述了本公开的实施方式。尽管这里使用了特定术语，但那些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
185.相关申请的交叉引用
186.本技术要求2020年4月10日提交于韩国知识产权局的韩国专利申请号10-2020-0044168的优先权，其完整公开通过引用并入本文。