半导体元件及其制备方法与流程

技术特征：
1.一种半导体元件，包括：一基底；一字元线，设置在该基底中，并包括一底座以及一对脚部，该对脚部连接到该底座；多个第一杂质区，设置在该基底中，并位在该字元线的任一侧上；以及一绝缘膜，设置在该基底中，其中该绝缘膜围绕该字元线设置。2.如权利要求1所述的半导体元件，还包括一第二杂质区，设置在该基底中，并位在该字元线的所述脚部之间。3.如权利要求2所述的半导体元件，其中，该第二杂质区具有一宽度，其是在距该字元线的该底座的距离增加的位置处逐渐增大。4.如权利要求2所述的半导体元件，其中，该绝缘膜贴合到该字元线的所述脚部的各区段是相互连接。5.如权利要求2所述的半导体元件，其中，该绝缘膜包括一对弯曲段以及一水平段，该对弯曲段贴合到该字元线的所述脚部，该水平段夹置在该字元线的该底座与该第二杂质区之间，并连接到所述弯曲段。6.如权利要求2所述的半导体元件，其中，该基底与所述第一杂质区具有相同的导电类型，且所述第一杂质区与该第二杂质区具有不同导电类型。7.如权利要求6所述的半导体元件，其中，该基底具有一第一掺杂浓度，且所述第一杂质区具有一第二掺杂浓度，而该第二掺杂浓度大于该第一掺杂浓度。8.如权利要求6所述的半导体元件，其中，该基底包括一第一半导体层、一第二半导体层以及一隔离层，该隔离层夹置在该第一半导体层与该第二半导体层之间；该字元线、所述第一杂质区、该第二杂质区以及该绝缘膜设置在该基底的该第二半导体层中；且该字元线的所述脚部设置在该字元线的该底座与该隔离层之间。9.如权利要求1所述的半导体元件，其中，该字元线的该底座与所述脚部为一体成形。10.如权利要求1所述的半导体元件，还包括一钝化层，设置在该基底中，并罩盖该字元线的该底座。11.如权利要求10所述的半导体元件，其中，该绝缘膜围绕该钝化层设置。12.如权利要求10所述的半导体元件，其中，该钝化层接触所述第一杂质区。13.一种半导体元件的制备方法，包括：提供一图案化遮罩在一基底上，而该图案化遮罩具有多个开口；蚀刻该基底，其是经由所述开口执行，以形成一蚀刻基底以及一沟槽，该沟槽位在该蚀刻基底中，其中该蚀刻基底包括一突部；引入具有一第一导电类型的多个掺杂物在该蚀刻基底中，并位在该沟槽的任一侧上，以形成多个第一杂质区；形成一绝缘膜在该沟槽中；以及沉积一导电材料在该绝缘膜上。14.如权利要求13所述的半导体元件的制备方法，还包括：引入具有一第二导电类型的多个掺杂物在该蚀刻基底的该突部中，以形成一第二杂质区。15.如权利要求13所述的半导体元件的制备方法，还包括：在形成该图案化遮罩之前，引入具有该第一导电类型的一掺杂物在该基底中，其中位在该基底中的该掺杂物具有一第
一掺杂浓度，且在所述第一杂质区中的所述掺杂物具有一第二掺杂浓度，而该第二掺杂浓度大于该第一掺杂浓度。16.如权利要求13所述的半导体元件的制备方法，其中，该蚀刻基底的该突部设置在该沟槽的一中心处。17.如权利要求13所述的半导体元件的制备方法，其中，在厚度具有一差异的该图案化遮罩，包括多个第一区段以及至少一第二区段，所述第一区段具有一第一厚度，该至少一第二区段设置在所述第一区段之间，并具有一第二厚度，该第二厚度小于该第一厚度，而所述开口形成在相邻的该第一区段与该第二区段之间。18.如权利要求13所述的半导体元件的制备方法，还包括：凹陷一导电层到一位面，该位面位在该基底的一上表面下方，借此形成一字元线。19.如权利要求13所述的半导体元件的制备方法，还包括：沉积一钝化层以罩盖该字元线。20.如权利要求13所述的半导体元件的制备方法，还包括：在沉积该导电材料之前，沉积一扩散阻障膜在该绝缘膜上。

技术总结
本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底、一字元线、多个第一杂质区、一第二杂质区以及一绝缘膜。该字元线呈W形，并位在该基底中，且具有一底座以及一对脚部，该对脚部连接到该底座。所述第一杂质区设置在该基底中，并位在该字元线的任一侧上。该第二杂质区设置在该字元线的所述脚部之间。该绝缘膜设置在该基底中，其中该绝缘膜围绕该字元线设置。字元线设置。字元线设置。


技术研发人员：蔡宗育
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2021.04.08
技术公布日：2021/10/18