一种晶片表面处理方法及晶片与流程

1.本发明涉及半导体功率器件技术领域，更具体的涉及一种晶片表面处理方法及晶片。


背景技术：

2.随着功率mosfet制造工艺的提升和新材料、新器件结构的不断涌现，功率mosfet晶片的导通损耗得到了大幅降低，体现在得到了更低的导通压降和开关损耗(缩小了开关时间)及更大的soa(英文为：safe operation area，中文为：安全工作区)。源于晶片性能的提升，特别是在一些高端应用场合，传统的al wire和ribbon bonding工艺已经很难将晶片的性能发挥到极致，这就要求半导体制造的后道工艺也必须进行优化改革。其中cu clip bonding工艺，在降低产品的导通损耗和寄生电感方面得到了很大的提升，主要是因为其具有很高的键合面积和电流流通截面积，以及很低的欧姆接触电阻及高可靠性。
3.cu clip bonding工艺mosfet处理时主要分为两类：
4.1、晶圆表面处理后，通过钢网刷锡膏工艺实现与cu
‑
clip焊接，此种工艺缺点是无论是框架还是晶片die bonding到框架，需要最终晶片刷锡膏面die与die之间或每一颗die共面性要非常高，否则会导致锡膏乱流；需要说明的是，晶圆表面处理方式主要包括ni(pd)au晶圆表面处理方式、ti ni ag晶圆表面处理和表面加cu晶圆表面处理方式等。
5.2、晶片表面通过点锡的方式实现与cu
‑
clip焊接，此种工艺缺点是点锡为了控制锡在晶片表面的量而不溢出，需要控制锡量导致cu
‑
clip与晶片面表焊接存在空洞及点锡不能较全面覆盖到晶片表面，影响产品键合面积，导致封装欧姆接触电阻增大。
6.综上所述，现有的cu
‑
clip封装工艺难度高，焊接覆盖不全导致的晶圆表面电流流通截面积小、欧姆电阻较高的问题。


技术实现要素：

7.本发明实施例提供一种晶片表面处理方法及晶片，用以解决现有的cu
‑
clip封装工艺难度高，焊接覆盖不全导致的晶圆表面电流流通截面积小、欧姆电阻较高的问题。
8.本发明实施例提供一种晶片表面处理方法，包括：在位于晶片上表面的源极表面溅射两层种子层；在所述种子层的上表面上依次制备第三金属层和第四金属层；将所述晶片设置在框架上，通过回流焊的方式在所述第四金属层上焊接金属连接线；将完成焊接的所述框架进行塑封。
9.优选地，所述两层种子层分别为第一金属层和第二金属层；
10.所述第一金属层为厚度为0.09～0.11微米的钛金属；
11.所述第二金属层为厚度为0.1～0.3微米的金属铜。
12.优选地，所述第一金属层的厚度为0.1微米。
13.优选地，所述第二金属层的厚度为0.2微米。
14.优选地，所述在所述种子层的上表面上依次制备第三金属层和第四金属层，具体
包括：
15.在所述源极表面上通过曝光显影方式制备待镀金属的图形，在所述待镀金属图形上依次电镀所述第三金属层和第四金属层。
16.优选地，所述第三金属层为厚度1～10微米的金属铜，所述第四金属层为厚度为10～20微米的锡金属或者锡银合金。
17.优选地，所述通过回流焊的方式在所述第四金属层上焊接金属连接线，具体包括：
18.通过回流焊的方式在所述第四金属层上焊接所述金属连接线，并在所述金属连接线的另一端焊接上源极框架。
19.优选地，所述金属连接线为cu
‑
clip。
20.本发明实施例还提供一种晶片，包括：
21.晶片层；
22.源极金属层；
23.位于所述源极金属层上的源极处理层和所述源极两侧的钝化层；其中，所述源极处理层从下至上依次包括四层金属层。
24.优选地，所述四层金属层分别为第一金属层，第二金属层，第三金属层和第四金属层；
25.所述第一金属层为厚度为0.09～0.11微米的钛金属；
26.所述第二金属层为厚度为0.1～0.3微米的金属铜；
27.所述第三金属层为厚度1～10微米的金属铜；
28.所述第四金属层为厚度为10～20微米的锡金属或者锡银合金。
29.本发明实施例提供一种晶片表面处理方法及晶片，包括：在位于晶片上表面的源极表面溅射两层种子层；在所述种子层的上表面上依次制备第三金属层和第四金属层；将所述晶片设置在框架上，通过回流焊的方式在所述第四金属层上焊接金属连接线；将完成焊接的所述框架进行塑封。该方法可以避免在晶片表面通过钢网或者点锡的工艺增加锡膏层，从而可以减少晶片合片工艺时，整条框架上的晶片共面性的要求及点锡工艺空洞对产品内阻的影响。解决了现有的cu
‑
clip封装工艺以上两种问题引入的封装工艺难度大、晶片过电流流通截面积较小，产品封装的欧姆电阻较高以及可靠性较弱的问题。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为本发明实施例提供的一种晶片表面处理方法流程示意图；
32.图2为本发明实施例提供的晶片表面处理剖视示意图；
33.图3为本发明实施例提供的金属处理层剖视示意图；
34.图4为本发明实施例提供的晶片封装ppak5*6
‑
8l一种结构示意图；
35.图5为本发明实施例提供的晶片封装ppak5*6
‑
8l另一种结构示意图；
36.其中，1～晶片、2～钝化层、3～源极金属层、4～源极处理层、4a～第一金属层、4b
～第二金属层、4c～第三金属层、4d～第四金属层、5～金属连接线、6～源极连接框架、6a～源极框架、6b～栅极框架、7～漏极焊接载体。
具体实施方式
37.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.图1示例性的示出了本发明实施例提供的一种晶片表面处理方法流程示意图，图2为本发明实施例提供的晶片表面处理剖视示意图，图3为本发明实施例提供的金属处理层剖视示意图，图4为本发明实施例提供的晶片封装ppak5*6
‑
8l一种结构示意图，图5为本发明实施例提供的晶片封装ppak5*6
‑
8l另一种结构示意图，以下结合图1～图5，介绍该晶片以及晶片的制备方法。
39.如图1所示，该方法主要包括以下步骤：
40.步骤101：在位于晶片上表面的源极表面溅射两层种子层；
41.步骤102：在所述种子层的上表面上依次制备第三金属层和第四金属层；
42.步骤103：将所述晶片设置在框架上，通过回流焊的方式在所述第四金属层上焊接金属连接线；
43.步骤104：将完成焊接的所述框架进行塑封。
44.在本发明实施例中，为了避免现有的cu
‑
clip封装工艺缺点，降低工艺要求，提高晶片1表面电流流通截面积，降低产品封装的欧姆电阻及提高产品的可靠性，提供一种晶片1表面处理方法，该方法与现有cu
‑
clip封装工艺相比，其都需要对晶片1表面进行金属化处理，即在晶片1上设置源极处理层4，但其源极处理层4时采用的金属材料、厚度和工艺均不相同。
45.具体地，在制备源极金属层3之前，需要先提供晶片1，其中，该晶片1包括设置在晶片1上表面的源极金属层3，位于源极金属层3两侧的钝化层2。在实际应用中，位于晶片1上表面的源极金属层3具有4～5微米的厚度，一般情况下，这里的金属材料为铝铜合金或者铝硅铜合金，这两种材料的主要成份为铝，其一般占比在95％左右。
46.在步骤101中，在晶片1的上表面通过溅射的方式在源极金属层3上表面形成两层种子层。该种子层是为了通过电镀方式形成第三金属层4c和第四金属层4d而设置的。
47.在本发明实施例中，两层种子层从下至上包括第一金属层4a和第二金属层4b，其中，第一金属层4a的厚度介于0.09～0.11微米，且其材料为钛金属。第二金属层4b的厚度介于0.1～0.3微米，且其材料为金属铜。
48.一种示例中，第一金属层4a的厚度为0.1微米。
49.一种示例中，第二金属层4b的厚度为0.2微米。
50.需要说明的是，两层种子层均采用溅射的方式制备，且其制备工艺相同，唯一不同的是两层种子层的制备材料不同。
51.在步骤102中，通过光照显影的方式在钝化层2的上表面制备出需要镀金属的图像，当需要镀金属的区域暴露出来后，可以根据不同的晶片1要求制备不同的图形，在显影
后暴露的第二金属层4b上依次电镀第三金属层4c和第四金属层4d。
52.第三金属层4c的厚度介于1～10微米，其材料为金属铜；第四金属层4d的厚度介于10～20微米，其材料可以为金属锡或者锡银合金。
53.在源极金属层3上依次制备第一金属层4a，第二金属层4b，第三金属层4c和第四金属层4d之后，则可以确认源极处理层4的制备工艺已经完成。
54.在步骤103中，当源极处理器的制备工艺已经结束之后，则需要将晶片1设置到框架上。在实际应用中，可以通过焊接的方式将晶片1焊接到框架上。需要说明的是，该框架可以为晶片1的漏极焊接载体。
55.进一步地，需要在源极处理层4的上表面上焊接金属连接线5，这里的源极处理层4的上表面即为第四金属层4d的上表面。在本发明实施例中，可以通过回流焊的方式将金属连接线5焊接到源极处理层4的上表面上，需要说明的是，在进行回流焊的同时，金属连接线5的另一端同时也与源极连接框架6进行焊接，具体地，源极连接框架6包括有源极框架6a和栅极框架6b，金属连接线5在与源极连接框架6连接时，可以分别与源极框架6a和栅极框架6b进行焊接，其中，源极框架6a与金属连接线5之间可以通过锡膏焊连接，栅极框架6b与晶圆3之间即可以通过锡膏焊连接线，也可以采用铜线、金线或者铝线通过打线方式连接。
56.一种示例中，金属连接线5可以是cu
‑
clip。
57.在步骤104中，将晶片1通过锡膏焊的方式与漏极焊接载体7进行焊接，将完成焊接的框架进行塑封、塑封料固化、框架锡化、切筋、测试，打标，包装最终得到半导体器件。
58.本发明实施例还提供一种晶片1，如图2～4所示，该晶片1包括晶片1层，源极金属层3，位于源极金属层3两侧的钝化层2和位于源极金属层3上方的源极处理层4，其中，源极处理层4从下至上依次包括第一金属层4a，第二金属层4b，第三金属层4c和第四金属层4d。
59.进一步地，第一金属层4a为厚度为0.09～0.11微米的钛金属；第二金属层4b为厚度为0.1～0.3微米的金属铜；第三金属层4c为厚度1～10微米的金属铜；第四金属层4d为厚度为10～20微米的锡金属或者锡银合金。
60.综上所述，本发明实施例提供一种晶片表面处理方法，包括：在位于晶片上表面的源极表面溅射两层种子层；在所述种子层的上表面上依次制备第三金属层和第四金属层；将所述晶片设置在框架上，通过回流焊的方式在所述第四金属层上焊接金属连接线；将完成焊接的所述框架进行塑封。该方法可以避免在晶片表面通过钢网或者点锡的工艺实施锡膏层，从而可以减少晶片合片工艺时，整条框架上的晶片共面性的要求及点锡工艺空洞对产品内阻的影响。解决了现有的cu
‑
clip封装工艺难度高，焊接覆盖不全导致的晶圆表面电流流通截面积小、欧姆电阻较高的问题。
61.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
62.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。