存储器设备及其操作方法与流程

技术特征：
1.一种存储器设备，包括：存储器块，包括多个存储器单元，所述多个存储器单元被堆叠为在衬底上彼此隔开；包括字线，所述字线耦合到所述多个存储器单元；并且包括位线和源极线，所述位线和所述源极线耦合到串的两端，所述串包括所述多个存储器单元；以及外围电路，被配置为对所述存储器块执行擦除操作，其中所述外围电路被配置为对所述存储器块中包括的所述多个存储器单元执行所述擦除操作，并且然后依据所述多个存储器单元的尺寸对从所述多个存储器单元之中选择的存储器单元执行缺陷检测操作。2.根据权利要求1所述的存储器设备，其中所述外围电路包括：电压发生器，被配置为向所述字线和所述源极线供应操作电压；页缓冲器，被配置为通过所述位线接收依据所述选择的存储器单元而改变的电压或电流来存储数据；以及控制逻辑，被配置为响应于命令和地址而控制所述电压发生器和所述页缓冲器。3.根据权利要求2所述的存储器设备，其中所述控制逻辑被配置为响应于所述命令和所述地址：控制所述电压发生器和所述页缓冲器，使得所述擦除操作被执行；以及控制所述电压发生器和所述页缓冲器，使得在所述擦除操作被执行之后，通过向耦合到所述选择的存储器单元的选择的字线施加缺陷验证电压来执行所述缺陷检测操作。4.根据权利要求3所述的存储器设备，其中所述控制逻辑被配置为：当所述擦除操作被执行时：对整个所述存储器块执行块擦除操作；对整个所述存储器块执行块验证操作；以及重复所述块擦除操作和所述块验证操作，直到所述块验证操作通过为止。5.根据权利要求4所述的存储器设备，其中所述控制逻辑被配置为：当所述块验证操作被执行时，通过向耦合到所述多个存储器单元的所有所述字线施加块验证电压来确定所述块验证操作是已经通过还是失败。6.根据权利要求3所述的存储器设备，其中所述控制逻辑被配置为，当所述缺陷检测操作被执行时：将所述串中包括的沟道的电位预先充电为正电压；向所述选择的字线施加所述缺陷验证电压；向除了所述选择的字线之外的未选择的字线施加通过电压；以及依据所述沟道的所述电位来确定所述缺陷检测操作是已经通过还是失败。7.根据权利要求6所述的存储器设备，其中所述控制逻辑被配置为：当在所述选择的存储器单元中检测到具有的阈值电压高于所述缺陷验证电压的单元时，确定所述缺陷检测操作已经失败；以及当所述选择的存储器单元的所有阈值电压都低于所述缺陷验证电压时，确定所述缺陷检测操作已经通过。8.根据权利要求7所述的存储器设备，其中所述控制逻辑被配置为当所述缺陷检测操作失败时，将所述存储器块处理为坏块。
9.根据权利要求7所述的存储器设备，其中所述控制逻辑被配置为当所述缺陷检测操作通过时，终止对所述存储器块的所述擦除操作。10.根据权利要求9所述的存储器设备，其中所述控制逻辑被配置为在终止对所述存储器块的所述擦除操作之前，控制所述电压发生器和所述页缓冲器，使得增加所述存储器块中包括的选择晶体管的阈值电压的软编程操作被进一步执行。11.根据权利要求1所述的存储器设备，其中所述多个存储器单元被形成在垂直贯穿所述多个字线的垂直插塞中。12.根据权利要求11所述的存储器设备，其中所述多个存储器单元的所述尺寸基于所述垂直插塞的宽度。13.根据权利要求12所述的存储器设备，其中所述选择的存储器单元被形成在所述垂直插塞的所述宽度最小的区域中。14.根据权利要求13所述的存储器设备，其中在所述缺陷检测操作期间，所述外围电路被配置为在所述垂直插塞的所述宽度最小的所述区域中并且在相邻区域中选择存储器单元组。15.根据权利要求12所述的存储器设备，其中在所述缺陷检测操作期间，所述外围电路被配置为在所述垂直插塞的所述宽度之间的差最大的区域中选择存储器单元组。16.根据权利要求12所述的存储器设备，其中所述选择的存储器单元被形成在所述垂直插塞的所述宽度最大的区域中。17.一种操作存储器设备的方法，包括：对存储器块执行擦除操作和块验证操作；当所述块验证操作通过时，对从所述存储器块中包括的多个页之中选择的页执行缺陷检测操作；以及当所述块验证操作失败或所述缺陷检测操作失败直到擦除操作的数目达到最大擦除计数时，将所述存储器块处理为坏块。18.根据权利要求17所述的方法，其中所述缺陷检测操作包括：将所述存储器块中包括的串的沟道预先充电为正电压；向耦合到所述选择的页的字线施加缺陷验证电压；以及通过测量耦合到所述串的位线的电压或电流来确定所述缺陷检测操作是已经通过还是失败。19.根据权利要求17所述的方法，其中所述选择的页被设置为耦合到所述存储器块中包括的垂直插塞的宽度被形成为最大的区域的页。20.根据权利要求17所述的方法，其中所述选择的页被设置为耦合到所述存储器块中包括的垂直插塞的宽度之间的差最大的区域的页。

技术总结
本公开的实施例涉及存储器设备及其操作方法。一种存储器设备及操作该存储器设备的方法，包括存储器块，该存储器块被配置为包括多个存储器单元，该多个存储器单元被堆叠为在衬底上彼此隔开，并且包括耦合到多个存储器单元的字线以及耦合到包括多个存储器单元的串的两端的位线和源极线；以及外围电路，该外围电路被配置为对存储器块执行擦除操作，其中外围电路被配置为对存储器块中包括的多个存储器单元执行擦除操作，然后依据多个存储器单元的尺寸对选自多个存储器单元的存储器单元执行缺陷检测操作。缺陷检测操作。缺陷检测操作。


技术研发人员：李东旭 梁海昌
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2020.09.23
技术公布日：2021/9/27