存储器单元编程的制作方法

1.本公开大体上涉及集成电路，且特定来说，在一或多个实施例中，本公开涉及用于存储器单元编程的设备和方法。


背景技术：

2.集成电路装置普遍存在于广泛范围的电子装置中。一种特定类型包含存储器装置，时常被简称为存储器。存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)和快闪存储器。
3.快闪存储器已发展成用于各种电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅或电荷阱)或其它物理现象(例如，相变或极化)进行编程，存储器单元的阈值电压(vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
4.nand快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于nand快闪存储器的存储器单元阵列布置成使得阵列中的一行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常称为nand串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的超过一个选择栅极的变型是已知的。
5.存储器中的编程通常通过以下操作实现：施加通过验证脉冲分隔开的多个编程脉冲，以将所选存储器单元群组中的每一存储器单元编程到相应目标数据状态(其可为中间或最终数据状态)。通过这类方案，编程脉冲施加到所选存储器单元的存取线，例如通常被称为字线的那些存取线。在每一编程脉冲之后，通常使用一或多个验证电压电平来验证所选存储器单元的编程。当前编程通常在递增步长脉冲编程(ispp)方案中使用多个编程脉冲，其中每一编程脉冲是将存储器单元阈值电压移动某一量的单电平脉冲。在每一编程脉冲之前，字线可经预充电，并且在每一编程脉冲之后，字线可放电。这可引起高电力消耗。


技术实现要素：

6.本技术案的一方面针对于一种设备，其包括：存储器单元阵列；存取线，其连接到多个存储器单元；和控制器，其用于存取所述存储器单元阵列，其中所述控制器被配置成致使所述设备：将所述多个存储器单元编程到多个数据状态中的特定数据状态；和对于所述多个存储器单元中其目标数据状态高于所述特定数据状态的每一存储器单元：确定被视为
足以将所述存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的相应指示；和使用多个编程电压电平中与如下所述编程电压电平的所述相应指示对应的编程电压电平进一步编程所述存储器单元：所述编程电压电平被视为足以将所述存储器单元编程到与其相应目标数据状态对应的所述相应目标阈值电压。
7.本技术案的另一方面针对于一种设备，其包括：存储器单元阵列，其包括第一多个存储器单元和第二多个存储器单元；存取线，其连接到所述第一多个存储器单元并且连接到所述第二多个存储器单元；和控制器，其用于存取所述存储器单元阵列，其中所述控制器在编程操作期间被配置成致使所述设备：将所述第一多个存储器单元编程到所述编程操作的多个数据状态中的第一特定数据状态并且将所述第二多个存储器单元编程到所述多个数据状态中的第二特定数据状态，其中所述第二特定数据状态是所述多个数据状态中比所述第一特定数据状态更高的数据状态；和对于所述第一多个存储器单元中其在所述编程操作时的目标数据状态高于所述第一特定数据状态的每一存储器单元，并且对于所述第二多个存储器单元中其在所述编程操作时的目标数据状态高于所述第二特定数据状态的每一存储器单元：确定被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的相应指示；和使用多个编程电压电平中与如下所述编程电压电平的所述相应指示对应的编程电压电平来编程所述存储器单元：所述编程电压电平被视为足以将所述存储器单元编程到与其相应目标数据状态对应的所述相应目标阈值电压。
8.本技术案的另一方面针对于一种操作存储器的方法，其包括：将多个存储器单元编程到多个数据状态中的特定数据状态；和对于所述多个存储器单元中其目标数据状态高于所述特定数据状态的每一存储器单元：确定被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的相应指示；和使用多个编程电压电平中与如下所述编程电压电平的所述相应指示对应的编程电压电平进一步编程所述存储器单元：所述编程电压电平被视为足以将所述存储器单元编程到与其相应目标数据状态对应的所述相应目标阈值电压。
9.本技术案的另一方面针对于一种操作存储器的方法，其包括：在将多个存储器单元编程到多个数据状态中的特定数据状态期间，将多个编程脉冲施加到与所述多个存储器单元中的每一存储器单元连接的所选存取线，其中所述多个编程脉冲中的每一编程脉冲具有第一多个电压电平中的相应电压电平，且其中所述多个存储器单元中的每一存储器单元具有所述多个数据状态中等于或高于所述特定数据状态的相应目标数据状态；对于所述多个存储器单元中其相应目标数据状态高于所述特定数据状态的每一存储器单元：确定所述第一多个电压电平中被视为致使所述存储器单元达到所述特定数据状态的相应电压电平；确定指示所述存储器单元在所述特定数据状态的代表性阈值电压电平处的vgvt的相应值；和确定第二多个电压电平中被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应阈值电压的相应电压电平；和将后续编程脉冲施加到所选存取线，且对于所述多个存储器单元中其相应目标数据状态高于所述特定数据状态的每一存储器单元，当所述后续编程脉冲的电压电平对应于所述存储器单元的所述第二多个电压电平中的所述相应电压电平时，使得所述存储器单元能够进行编程。
10.本技术案的又一方面针对于一种设备，其包括：存储器单元阵列，其包括多个存储器单元；存取线，其连接到所述多个存储器单元；和控制器，其用于存取所述存储器单元阵
列，其中所述控制器在编程操作期间被配置成致使所述设备：在将所述多个存储器单元编程到多个数据状态中的特定数据状态期间，将多个编程脉冲施加到所述存取线，其中所述多个编程脉冲中的每一编程脉冲具有第一多个电压电平中的相应电压电平，且其中所述多个存储器单元中的每一存储器单元具有所述多个数据状态中等于或高于所述特定数据状态的相应目标数据状态；对于所述多个存储器单元中其相应目标数据状态高于所述特定数据状态的每一存储器单元：确定所述第一多个电压电平中被视为致使所述存储器单元达到所述特定数据状态的相应电压电平；确定指示所述存储器单元在所述特定数据状态的代表性阈值电压电平处的vgvt的相应值；和确定第二多个电压电平中被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应阈值电压的相应电压电平；和将后续编程脉冲施加到所述存取线，且对于所述多个存储器单元中其相应目标数据状态高于所述特定数据状态的每一存储器单元，当所述后续编程脉冲的电压电平对应于所述存储器单元的所述第二多个电压电平中的所述相应电压电平时，使得所述存储器单元能够进行编程。
附图说明
11.图1a是根据一实施例的与作为电子系统的部分的处理器通信的存储器的简化框图。
12.图1b是根据另一实施例的与作为电子系统的部分的主机通信的呈存储器模块形式的设备的简化框图。
13.图2a
‑
2b是可用于参考图1a所描述的类型的存储器中的存储器单元阵列的部分的示意图。
14.图3是可与实施例一起使用的多个存储器单元的阈值电压范围的概念性描述。
15.图4描绘根据一实施例的操作存储器的方法的流程图。
16.图5a
‑
5c在概念上描绘根据各种实施例的图4的方法的执行。
17.图6a和6b描绘根据实施例的可施加到所选存取线以用于编程操作的电压电平。
18.图7a描绘根据实施例的达到随编程电压电平而变的特定数据状态的存储器单元的分布的理想化表示。
19.图7b描绘根据实施例的从特定数据状态编程到相应目标数据状态的存储器单元的阈值电压范围的理想化表示。
20.图8描绘根据一实施例的操作存储器的方法的流程图。
21.图9在概念上描绘根据一实施例的用于施加多电平编程脉冲的各个节点的电压电平的波形。
22.图10描绘根据一实施例的将电压电平施加到所选存取线以验证使用多电平编程脉冲编程的存储器单元的数据状态。
具体实施方式
23.在以下详细描述中，参考附图，附图形成以下详细描述的一部分并且在其中借助于说明展示了特定实施例。在图式中，贯穿若干视图，相似的附图标记描述大体上类似的组件。在不脱离本公开的范围的情况下可以利用其它实施例，且可以做出结构、逻辑和电改变。因此，不应按限制性意义来看待以下详细描述。
24.例如，本文所使用的术语“半导体”可以指材料层、晶片或衬底，并包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(sos)技术、绝缘体上硅(soi)技术、薄膜晶体管(tft)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前工艺步骤在基底半导体结构中形成区/结，且术语半导体可包含含有此类区/结的下伏层。
25.除非另外根据上下文显而易见，否则如本文中所使用的术语导电(conductive)以及其各种相关形式(例如conduct、conductively、conducting、conduction、conductivity等)是指电学上的导电。类似地，除非另外根据上下文显而易见，否则如本文中所使用的术语连接(connecting)以及其各种相关形式(例如connect、connected、connection等)是指电连接。
26.在本文中认识到，即使在值可能意图相等的情况下，工业加工和操作的可变性和精确度仍可能会导致与其既定值的差异。这些可变性和精确度通常取决于在集成电路装置的制造和操作中使用的技术。因而，如果值意图相等，那么将那些值视为相等而不考虑其所得值。
27.图1a是根据一实施例的呈存储器(例如，存储器装置)100的形式的第一设备与呈处理器130的形式的第二设备作为呈电子系统的形式的第三设备的一部分进行通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话等。处理器130，例如在存储器装置100外部的控制器，可能是存储器控制器或其它外部主机装置。
28.存储器装置100包含以行及列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(统称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(统称为位线)。单个存取线可能与多于一个逻辑行的存储器单元相关联且单个数据线可能与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1a中未示出)能够经编程为至少两个目标数据状态中的一个。
29.提供行解码电路系统108和列解码电路系统110以解码地址信号。接收地址信号并对地址信号进行解码，以存取存储器单元阵列104。存储器装置100还包含输入/输出(i/o)控制电路系统112，其用以管理命令、地址和数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与i/o控制电路112以及行解码电路108和列解码电路110通信以在解码之前锁存地址信号。命令寄存器124与i/o控制电路系统112和控制逻辑116通信以锁存传入命令。
30.控制器(例如，存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取，且产生用于外部处理器130的状态信息，即，控制逻辑116经配置以对存储器单元阵列104执行存取操作(例如，感测操作[可能包含读取操作和验证操作]、编程操作和/或擦除操作)。控制逻辑116与行解码电路108和列解码电路110通信以响应于地址而控制行解码电路108和列解码电路110。控制逻辑116可包含指令寄存器128，其可表示用于存储计算机可读指令的计算机可用存储器。对于一些实施例，指令寄存器128可表示固件。替代地，指令寄存器128可表示存储器单元阵列104的存储器单元的分组，例如预留的存储器单元块。
[0031]
控制逻辑116还可与高速缓冲寄存器118通信。高速缓冲寄存器118锁存如由控制
逻辑116引导的传入或传出数据以暂时存储数据，而存储器单元阵列104忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，数据可从高速缓冲寄存器118传递到数据寄存器120以用于传送到存储器单元阵列104；随后可从i/o控制电路112将新数据锁存于高速缓冲寄存器118中。在读取操作期间，可将数据从高速缓冲寄存器118传递到i/o控制电路112以输出到外部处理器130；接着可将新数据从数据寄存器120传递到高速缓冲寄存器118。高速缓冲寄存器118和/或数据寄存器120可形成存储器装置100的页缓冲器(例如，可形成其一部分)。页缓冲器可另外包含感测装置(图1a中未示出)，以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与i/o控制电路112及控制逻辑116通信，以将状态信息锁存而供输出到处理器130。
[0032]
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。控制信号可包含芯片启用ce#、命令锁存启用cle、地址锁存启用ale、写入启用we#、读取启用re#和写入保护wp#。取决于存储器装置100的性质，可经由控制链路132另外接收额外或替代性控制信号(未示出)。存储器装置100经由多路复用的输入/输出(i/o)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)并且经由i/o总线134将数据输出到处理器130。
[0033]
举例来说，可在i/o控制电路112处经由i/o总线134的输入/输出(i/o)引脚[7:0]接收到命令并且接着可将所述命令写入到命令寄存器124中。可在i/o控制电路112处经由i/o总线134的输入/输出(i/o)引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器114中。可在i/o控制电路112处经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据并且接着可将所述数据写入到高速缓冲寄存器118中。随后可将数据写入到数据寄存器120中以用于编程存储器单元阵列104。对于另一实施例，可省略高速缓冲寄存器118，并且可将数据直接写入到数据寄存器120中。还可经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。虽然可参考i/o引脚，但可包含为外部装置(例如，处理器130)电连接到存储器装置100设置的任何导电节点，例如普遍使用的导电衬垫或导电凸块。
[0034]
本领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图1a的存储器装置100。应认识到，参考图1a描述的各种块组件的功能性可不必与集成电路装置的相异组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1a的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1a的单个块组件的功能性。
[0035]
此外，虽然根据各种信号的接收和输出的流行惯例而描述具体i/o引脚，但应注意，可在各种实施例中使用其它i/o引脚(或其它i/o节点结构)的组合或其它数目个i/o引脚(或其它i/o节点结构)。
[0036]
给定处理器130可与一或多个存储器装置100(例如，裸片)通信。图1b是根据另一实施例的与作为电子系统的部分的主机150通信的呈存储器模块101形式的设备的简化框图。可参考图1a描述存储器装置100、处理器130、控制链路132和i/o总线134。虽然描绘图1b的存储器模块(例如，封装)101具有四个存储器装置100(例如，裸片)，但存储器模块101可具有某一其它数目的一或多个存储器装置100。
[0037]
因为处理器130(例如，存储器控制器)在主机150与存储器装置100之间，所以主机150与处理器130之间的通信可涉及与在处理器130与存储器装置100之间使用的那些通信链路不同的通信链路。举例来说，存储器模块101可为固态驱动器(ssd)的嵌入式多媒体卡(emmc)。根据现有标准，与emmc的通信可包含用于数据传送的数据链路152(例如，8位链路)、用于命令传送和装置初始化的命令链路154，以及提供用于使数据链路152和命令链路154上的传送同步的时钟信号的时钟链路156。处理器130可自主地处置许多活动，例如功率损失检测、错误校正、有缺陷块的管理、耗损均衡和地址转译。
[0038]
图2a是可例如作为存储器单元阵列104的一部分在参考图1a描述的类型的存储器中使用的例如nand存储器阵列等存储器单元阵列200a的一部分的示意图。存储器阵列200a包含存取线，例如字线2020到202
n
，以及数据线，例如位线2040到204
m
。字线202可以多对一关系连接到图2a中未示出的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200a可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性等导电类型以例如形成p阱，或具有n型导电性以例如形成n阱。
[0039]
存储器阵列200a可以行(每行对应于字线202)和列(每列对应于位线204)布置。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如nand串2060到206
m
中的一个。每一nand串206可连接(例如，选择性地连接)到共同源极(src)216并且可包含存储器单元2080到208
n
。存储器单元208可表示用于存储数据的非易失性存储器单元。存储器单元2080到208
n
可包含旨在用于存储数据的存储器单元，并且可另外包含不旨在用于存储数据的其它存储器单元，例如虚设存储器单元。虚设存储器单元通常不可由存储器的用户存取，且通常替代地并入到串联连接的存储器单元串中以获得众所周知的操作优点。
[0040]
每一nand串206中的存储器单元208可串联连接于选择栅极210(例如，场效应晶体管)(例如选择栅极2100到210
m
中的一个(例如，其可为源极选择晶体管，通常被称为选择栅极源极))与选择栅极212(例如，场效应晶体管)(例如，选择栅极2120到212
m
中的一个(例如，其可为漏极选择晶体管，通常被称为选择栅极漏极))之间。选择晶体管2100到210
m
可共同地连接到选择线214，例如源极选择线(sgs)，且选择晶体管2120到212
m
可共同地连接到选择线215，例如漏极选择线(sgd)。虽然被描绘为传统场效应晶体管，但选择栅极210和212可利用与存储器单元208类似(例如，相同)的结构。选择栅极210和212可表示串联连接的多个选择栅极，每一选择栅极串联地被配置成接收相同或独立控制信号。
[0041]
每一选择栅极210的源极可连接到共用源极216。每一选择栅极210的漏极可连接到对应nand串206的存储器单元2080。例如，选择栅极2100的漏极可连接到对应nand串2060的存储器单元2080。因此，每一选择栅极210可配置成将对应nand串206选择性地连接到共用源极216。每一选择栅极210的控制栅极可连接到选择线214。
[0042]
每一选择栅极212的漏极可连接到对应的nand串206的位线204。举例来说，选择栅极2120的漏极可连接到用于对应nand串2060的位线2040。每一选择栅极212的源极可连接到对应的nand串206的存储器单元208
n
。举例来说，选择栅极2120的源极可连接到对应的nand串2060的存储器单元208
n
。因此，每一选择栅极212可经配置以将对应的nand串206选择性地连接到对应的位线204。每一选择栅极212的控制栅极可连接到选择线215。
[0043]
图2a中的存储器阵列可为准二维存储器阵列，且可具有大体平面结构，例如其中共同源极216、nand串206和位线204在基本上平行的平面中延伸。替代地，图2a中的存储器
阵列可能是三维存储器阵列，例如其中nand串206可以大体上垂直于含有共同源极216的平面且大体上垂直于含有位线204的平面的方式延伸，所述位线204可大体上平行于含有共同源极216的平面。
[0044]
如图2a中所示，存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压改变)的数据存储结构234(例如，浮动栅极、电荷阱或其它被配置成存储电荷的结构)，以及控制栅极236。数据存储结构234可包含导电和电介质结构两者，而控制栅极236大体上由一或多个导电材料形成。在一些情况下，存储器单元208可进一步具有经界定源极/漏极(例如，源极)230和经界定源极/漏极(例如，漏极)232。存储器单元208的控制栅极236连接到(且在一些情况下形成)字线202。
[0045]
存储器单元208的列可为nand串206或选择性地连接到给定位线204的多个nand串206。存储器单元208的行可为共同地连接到给定字线202的存储器单元208。存储器单元208的行可(但未必)包含共同地连接到给定字线202的所有存储器单元208。存储器单元208的行通常可划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页通常包含共同地连接到给定字线202的每隔一个存储器单元208。举例来说，共同地连接到字线202
n
且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可以是存储器单元208的一个物理页(例如，偶数存储器单元)，而共同地连接到字线202
n
且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。虽然在图2a中未明确地描绘位线2043‑
2045，但从图中显而易见，存储器单元阵列200a的位线204可从位线2040到位线204
m
连续地编号。共同地连接到给定字线202的存储器单元208的其它分组也可限定存储器单元208的物理页。对于特定存储器装置，共同地连接到给定字线的所有存储器单元可能被认为是存储器单元的物理页。存储器单元(其在一些实施例中可仍是整个行)的物理页的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部页或下部页)可被视为存储器单元的逻辑页。存储器单元块可包含配置成一起被擦除的那些存储器单元，如连接到字线2020‑
202
n
的所有存储器单元(例如，共享共同字线202的所有nand串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。
[0046]
虽然结合nand快闪存储器论述图2a的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，sonos或其它被配置成存储电荷的数据存储结构)和其它架构(例如，and阵列、nor阵列等)。
[0047]
图2b是例如可作为存储器单元阵列104的一部分在参考图1a描述的类型的存储器中使用的存储器单元阵列200b的一部分的另一示意图。图2b中的带相同编号的元件对应于如关于图2a提供的描述。图2b提供三维nand存储器阵列结构的一个实例的额外细节。三维nand存储器阵列200b可并入可包含半导体柱的竖直结构，其中柱的一部分可充当nand串206的存储器单元的沟道区。nand串206可各自通过选择晶体管212(例如，可以是漏极选择晶体管，通常被称为选择栅极漏极)选择性地连接到位线2040‑
204
m
，且通过选择晶体管210(例如，可以是源极选择晶体管，通常被称为选择栅极源极)选择性地连接到共同源极216。多个nand串206可选择性地连接到同一位线204。nand串206的子集可通过对选择线2150‑
215
k
施加偏压来连接到其相应位线204，以选择性地激活各自在nand串206与位线204之间的特定选择晶体管212。可通过对选择线214施加偏压来激活选择晶体管210。每一字线202
可连接到存储器阵列200b的存储器单元的多个行。通过特定字线202共同地连接到彼此的存储器单元行可共同称为层。
[0048]
三维nand存储器阵列200b可形成于外围电路226上方。外围电路226可表示用于存取存储器阵列200b的各种电路。外围电路226可包含互补电路元件。举例来说，外围电路226可包含形成于同一半导体衬底上的n沟道和p沟道晶体管两者，此工艺通常被称为cmos或互补金属氧化物半导体。虽然由于集成电路制造和设计的进步，cmos常常不再利用严格的金属氧化物半导体结构，但为了方便起见保留cmos命名。
[0049]
如所属领域中已知，存储器单元可被配置成作为单层级存储器单元(slc)或多层级存储器单元(mlc)进行操作。slc和mlc存储器单元将数据状态(例如，表示一或多个信息数字的相应值)指配给存储于存储器单元上的特定范围的阈值电压(vt)。单层级存储器单元(slc)准许单二进制数字(例如，位)的数据存储于每一存储器单元上。同时，mlc技术准许每存储器单元存储多于一个二进制数字(例如，两个位、三个位、四个位等)，这取决于指配给存储器单元的阈值电压范围的数量和在存储器单元的寿命操作期间所指配的阈值电压范围的稳定性。借助于实例，可由两个阈值电压范围表示一个位(例如，1或0)，由四个范围表示两个位，由八个范围表示三个位等。例如使用各自被配置成在三个数据状态下操作以共同存储三个信息位或每存储器单元存储1.5个位的两个存储器单元，还获知非二进制数目的阈值电压范围。
[0050]
编程通常涉及将一或多个编程脉冲施加到所选字线，且因此施加到与所选字线连接(例如，其控制栅极连接到所选字线)的存储器单元行的控制栅极。典型编程脉冲可在13v处或附近开始且其量值往往会在每一后续编程脉冲施加中增加。在将编程电势(例如，编程脉冲的电压电平)施加到所选字线时，启用电压(例如接地电势(例如，0v))可施加到经选择用于编程的存储器单元(即，其中编程操作意在将其数据状态移位到某一较高电平所针对的那些存储器单元)的通道。这可引起电荷从所述通道转移到这些所选存储器单元的电荷存储结构。举例来说，通常通过电子从通道到浮动栅极的直接注入或福勒
‑
诺得海姆(fowler
‑
nordheim)隧穿来使浮动栅极带电荷，从而在经编程状态中产生通常大于零的阈值电压。
[0051]
通常将禁止电压(例如，vcc)施加到与一nand串选择性地连接的位线，所述nand串含有连接到所选字线且不经选择用于或不再经选择用于编程的存储器单元。除了与已经处于其目标数据状态的存储器单元选择性地连接的位线之外，这些未选位线可另外包含不通过编程操作定址的位线。举例来说，数据逻辑页可对应于与特定字线连接并且选择性地连接到位线(例如，每隔一个位线)的一些特定子集的存储器单元，使得剩余位线子集未被选择用于编程操作且因此被禁止。
[0052]
在一或多个编程脉冲的施加之间，通常执行验证操作以检查每一所选存储器单元以确定其是否已达到其目标数据状态。如果所选存储器单元已达到其目标数据状态，那么可在其它所选存储器单元仍保持需要额外编程脉冲来达到其目标数据状态的情况下禁止所述所选存储器单元进一步编程。在验证操作之后，可在还有存储器单元尚未完成编程的情况下施加额外编程脉冲。此施加编程脉冲随后执行验证操作的过程(例如，编程操作的编程
‑
验证阶段)通常继续到全部所选存储器单元已经达到其目标数据状态为止。举例来说，如果已施加特定数目(例如，最大数目)的编程脉冲，或已达到编程脉冲的特定电压电平(例
如，最高电压电平)，且一或多个所选存储器单元仍未完成编程，那么可将那些存储器单元标记为有缺陷的。各种实施例致力于减少编程操作的这些编程
‑
验证阶段的数目。
[0053]
图3是可与实施例一起使用的多个存储器单元的阈值电压范围的概念性描述。图3说明通常被称为tlc存储器单元的八层级(例如，三个位)存储器单元群体的阈值电压范围和其分布的实例。举例来说，这类存储器单元可被编程为处于八个不同阈值电压范围3300‑
3307(各自用以表示对应于三个位的位模式的数据状态)中的一个内的阈值电压(vt)。阈值电压范围3300的宽度通常大于其余阈值电压范围3301‑
3307，因为存储器单元通常全部处于对应于阈值电压范围3300的数据状态中，接着随后将那些存储器单元的子集编程为具有阈值电压范围3301‑
3307中的一个内的阈值电压。因为编程操作相比擦除操作一般是以更多增量方式受控制，所以这些阈值电压范围3301‑
3307可趋向于具有更紧密的分布。
[0054]
阈值电压范围3300、3301、3302、3303、3304、3305、3306和3307可各自分别表示相应数据状态，例如l0、l1、l2、l3、l4、l5、l6和l7。阈值电压范围3301‑
3307可各自具有宽度331，例如处于对应阈值电压范围330的最高电压电平和最低电压电平之间的电压差。另外，死区空间333(例如，有时被称为边际)通常在编程期间维持于相邻阈值电压范围3301‑
3307之间以便消减后续随时间的阈值电压范围重叠。任一个阈值电压范围3301‑
3307的宽度331可与任何其它阈值电压范围3301‑
3307的宽度331相同或不同。类似地，任一对相邻阈值电压范围330之间的死区空间333可与任何剩余对相邻阈值电压范围330之间的死区空间333相同或不同。
[0055]
如图3中所描绘，如果存储器单元的阈值电压处于八个阈值电压范围中的第一个3300内，那么在此情况下，存储器单元可存储具有逻辑数据值111的数据状态l0(通常被称为存储器单元的经擦除状态)。如果阈值电压处于八个阈值电压范围中的第二个3301内，那么在此情况下，存储器单元可存储具有逻辑数据值011的数据状态l1。如果阈值电压处于八个阈值电压范围中的第三个3302内，那么在此情况下，存储器单元可存储具有逻辑数据值001的数据状态l2等等。表1提供数据状态和其对应逻辑数据值之间的一个可能的对应关系。数据状态到逻辑数据值的其它指配是已知的。如本文所使用，保持在最低数据状态(例如，擦除状态或l0数据状态)中的存储器单元将被认为被编程到最低数据状态。
[0056]
表1
[0057]
数据状态逻辑数据值l0111l1011l2001l3101l4100l5000l6010l7110
[0058]
编程
‑
验证电压电平(或简单地称为验证电压电平)v1
‑
v7可用于确定正在被编程的存储器单元何时已分别达到特定阈值电压范围3301‑
3307。举例来说，正在被编程到数据状态l1的存储器单元可经启用于编程操作的一或多个编程脉冲(例如，增加电压电平的一
或多个编程脉冲)的编程直到可能不再响应于等于验证电压电平v1的栅极
‑
源极电压而被激活为止，被编程到数据状态l2的存储器单元可经启用于编程操作的一或多个编程脉冲的编程直到可能不再响应于等于验证电压电平v2的栅极
‑
源极电压而被激活为止，被编程到数据状态l3的存储器单元可经启用于编程操作的一或多个编程脉冲的编程直到可能不再响应于等于验证电压电平v3的栅极
‑
源极电压而被激活为止等等。
[0059]
各种实施例可利用跨存储器单元所施加的电压电平(例如，栅极
‑
源极电压vg)与其所得阈值电压之间的关系的确定，以作为足以将存储器单元或存储器单元群组编程到特定目标阈值电压或阈值电压范围的编程电压电平的指示。此关系可被称为vgvt并且表示跨存储器单元所施加的电压电平和其所得阈值电压之间的差，例如vgvt＝vg
‑
vt。举例来说，如果13v的电压电平施加到主体(例如，通道)处于接地电势(例如，0v)的存储器单元的控制栅极，且所得阈值电压是
‑
0.5v，那么所述存储器单元的vgvt可为(13v
‑
0v)
‑
(
‑
0.5v)＝13.5v。
[0060]
预期随目标阈值电压而变的vgvt关系可视为在存储器单元的正常操作内是线性的，且可具有正斜度，使得同一存储器单元的阈值电压0.5v处的vgvt可预期大于13.5v。与阈值电压的vgvt关系可更准确地描述为多项方程式。无论如何，可基于对存储器单元的结构和材料的了解，凭经验确定或直接通过实验确定特定存储器的随阈值电压而变的vgvt关系(例如，线斜度、多项式常数或其它特征化)。举例来说，各个电压电平的编程脉冲可施加到一或多个存储器单元，且可在这些编程脉冲中的每一个之后确定所得阈值电压。可从这些存储器单元的个别响应拟合复合函数。可整体确定存储器阵列的函数，或可针对存储器阵列的一些子部分例如通过存储器单元块确定个别函数。
[0061]
一旦确定(或指配)了特定存储器单元的特定阈值电压的vgvt值，便可通过使函数拟合已知值来计算(例如，校正)不同阈值电压的vgvt值。为继续上述实例，如果所述关系视为具有斜度(例如，δvgvt/δvt)0.2的线性，且阈值电压
‑
0.5v处的vgvt是13.5v，那么阈值电压0.5v处的vgvt可预期为13.5v 0.2*(0.5v
‑
(
‑
0.5v))＝13.7v。因此，编程电压电平(例如，跨存储器单元的编程电压电平)14.2v可预期产生所述存储器单元的阈值电压0.5v，例如13.7v 0.5v。在利用非线性函数的情况下，所述函数可定义vgvt值从存储器单元的所测量阈值电压到所述存储器单元的目标阈值电压的改变，且可将此δvgvt添加到所述存储器单元在其所测量阈值电压处的所确定vgvt以便计算所述存储器单元在其目标阈值电压处的vgvt值。
[0062]
图4描绘根据一实施例的操作存储器的方法的流程图。所述方法可呈例如存储到指令寄存器128的计算机可读指令的形式。此类计算机可读指令可由例如控制逻辑116的控制器执行，以致使存储器(例如，存储器的相关组件)执行所述方法。
[0063]
在401处，可将多个存储器单元编程到多个数据状态中的特定数据状态以用于编程操作。多个存储器单元中的每一存储器单元可具有所述多个数据状态中等于或高于特定数据状态的相应目标数据状态。举例来说，参考图3，所述多个数据状态可对应于数据状态l0
‑
l7，且特定数据状态可对应于数据状态l1。在此实例中，多个存储器单元可对应于与经选择用于编程操作的存取线连接并且具有等于或高于特定数据状态的目标数据状态(例如具有数据状态l1
‑
l7内的目标数据状态)的全部存储器单元。可准许多个存储器单元的和特定数据状态的其它定义。
[0064]
在403处，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可确定被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的相应指示。将参考图6a
‑
6b和7a
‑
7b更详细地描述被视为足以将存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的指示的确定。
[0065]
与特定目标数据状态对应的相应目标阈值电压可对应于所述数据状态的目标阈值电压范围中的阈值电压。替代地，与特定目标数据状态对应的相应目标阈值电压可对应于目标数据状态的中间阈值电压范围中的阈值电压。举例来说，与使阈值电压较小移位(例如将存储器单元从数据状态l1编程到数据状态l2)相比，使阈值电压大移位(例如将存储器单元从数据状态l1编程到数据状态l7)可引起更大可变性。为规避超越特定数据状态的目标阈值电压范围，可首先例如使用低于最终验证电压电平的中间验证电压电平，将存储器单元编程到某一较低中间目标阈值电压。随后可例如使用其最终验证电压电平将存储器单元编程到其目标阈值电压。
[0066]
在405处，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可使用多个编程电压电平中与被视为足以将所述存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示对应的编程电压电平，编程所述存储器单元。存储器单元的此类编程可包含将多电平编程脉冲施加到所选存取线，并且当多电平编程脉冲的电压电平对应于被视为足以将所述存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示时，使得每一存储器单元能够用于编程。存储器单元的此类编程可另外包含当多电平编程脉冲的电压电平高于被视为足以将存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示时，禁止编程每一存储器单元。存储器单元的此类编程可又另外包含当多电平编程脉冲的电压电平不对应于被视为足以将所述存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示时，禁止编程每一存储器单元。
[0067]
多个编程电压电平中的编程电压电平可对应于被视为足以将存储器单元编程到与其相应目标数据状态对应而非相等的其相应目标阈值电压的编程电压电平的相应指示。对于一些实施例，多个编程电压电平中与被视为足以将特定存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示对应的编程电压电平可为多个电压电平中最靠近所述特定存储器单元的相应指示的编程电压电平。对于另外的实施例，多个编程电压电平中与被视为足以将特定存储器单元编程到与其相应目标数据状态对应的其相应目标阈值电压的编程电压电平的相应指示对应的编程电压电平可为多个电压电平中等于或高于所述特定存储器单元的相应指示的编程电压电平，所述编程电压电平可为多个电压电平中等于或高于所述特定存储器单元的相应指示的最低编程电压电平。
[0068]
存储器单元的编程可包含将多电平编程脉冲施加到选定存取线，其中多电平编程脉冲的每一电压电平对应于多个编程电压电平中的相应编程电压电平。对于具有预期通道电压电平0v的一些实施例，多电平编程脉冲的每一电压电平可等于多个编程电压电平中的相应编程电压电平。对于具有除0v以外的预期通道电压电平的一些实施例，多电平编程脉冲的每一电压电平可等于多个编程电压电平中的相应编程电压电平与预期通道电压电平
相加的总和。
[0069]
多个存储器单元可对应于连接到选定存取线并且具有除给定编程操作的最低数据状态(例如l0)以外的目标数据状态的全部存储器单元。替代地，多个存储器单元可对应于连接到选定存取线并且具有除给定编程操作的最低数据状态以外的目标数据状态的存储器单元的子集(例如，恰当子集)。对于其中多个存储器单元对应于连接到选定存取线并且具有除给定编程操作的最低数据状态以外的目标数据状态的存储器单元子集的实施例，可针对多于一个多个存储器单元同时执行图4的方法。图5a和5b在概念上描绘针对其中多个存储器单元对应于连接到选定存取线并且具有除给定编程操作的最低数据状态以外的目标数据状态的全部存储器单元(例如图5a)且其中多个存储器单元对应于连接到选定存取线并且具有除给定编程操作的最低数据状态以外的目标数据状态的存储器单元子集(例如图5b)的实施例可如何执行图4的方法。
[0070]
图5a在概念上描绘根据图4的方法编程存储器单元，其中多个存储器单元对应于连接到经选择用于编程的选定存取线并且具有除给定编程操作的数据状态l0以外的目标数据状态的全部存储器单元，且其中特定数据状态是数据状态l1。
[0071]
如图5a中所描绘，可在401处将多个存储器单元编程到数据状态l1，如由线5400‑1所表示。如405处所描述编程存储器单元随后可有助于将具有数据状态l1的存储器单元移位到其相应目标数据状态l2、l3、l4、l5、l6和l7，如分别由线5421‑2、5421‑3、5421‑4、5421‑5、5421‑6和5421‑7所表示。应注意，其目标数据状态是数据状态l1的存储器单元可被视为已完成编程，且可被禁止进一步编程，原因是其在401之后已经处于其目标数据状态。
[0072]
图5b在概念上描绘根据图4的方法编程存储器单元，其中第一多个存储器单元对应于连接到经选择用于编程的选定存取线并且具有目标数据状态l1、l2或l3的存储器单元子集，第一特定数据状态对应于数据状态l1，且其中第二多个存储器单元对应于连接到经选择用于编程的选定存取线并且具有目标数据状态l4、l5、l6或l7的存储器单元子集，第二特定数据状态对应于数据状态l4。
[0073]
如图5b中所描绘，可在401处将具有数据状态l0的第一多个存储器单元编程到数据状态l1，如由线5400‑1所表示，且可在401处将具有数据状态l0的第二多个存储器单元编程(例如，同时编程)到数据状态l4，如由线5400‑4所表示。如405处所描述编程存储器单元随后可将具有数据状态l1的存储器单元移位到其相应目标数据状态l2和l3，如分别由线5421‑2和5421‑3所表示，并且将具有数据状态l4的存储器单元移位到其相应目标数据状态l5、l6和l7，如分别由线5424‑5、5424‑6和5424‑7所表示。应注意，其目标数据状态是数据状态l1或数据状态l4的存储器单元可被视为已完成编程，并且和可被禁止进一步编程，原因是其在401之后已经处于其目标数据状态。如本文中所使用，当在第二动作的持续时间的至少一部分内，第一动作与第二动作同时发生时，第一动作和第二动作同时出现。举例来说，相同编程脉冲可施加到同时与正在被编程到数据状态l1的存储器单元和正在被编程到数据状态l4的存储器单元连接的存取线。正在被编程到数据状态l1的存储器单元和正在被编程到数据状态l4的存储器单元可在编程脉冲的至少一部分期间各自经启用于编程，但不需要同时经启用于编程。
[0074]
虽然上述实例特定于具有用于编程操作的八个可能数据状态的tlc存储器，但概念适用于更小或更大数目的数据状态。考虑具有十六个可能数据状态的qlc存储器，例如对
应于递增的互斥阈值电压范围的数据状态l0
‑
l15。对于一个实施例，多个存储器单元可对应于具有l1
‑
l15内的目标数据状态的全部存储器单元，且特定数据状态可对应于数据状态l1。对于另一实施例，相应多个存储器单元可对应于那些具有l1
‑
l7内的目标数据状态的存储器单元，以及那些具有l8
‑
l15内的目标数据状态的存储器单元，而那些多个存储器单元的相应特定数据状态可分别对应于数据状态l1和l8。对于另一实施例，相应多个存储器单元可对应于那些具有l1
‑
l3内的目标数据状态的存储器单元、那些具有l4
‑
l7内的目标数据状态的存储器单元、那些具有l8
‑
l11内的目标数据状态的存储器单元，以及那些具有l12
‑
l15内的目标数据状态的存储器单元，而那些多个存储器单元的相应特定数据状态可分别对应于数据状态l1、l4、l8和l12。可使用其它变体，只要至少一个多重存储器单元含有具编程操作的多个数据状态的对应特定数据状态以及所述多个数据状态中的至少一个其它数据状态(例如，较高数据状态)的存储器单元即可。举例来说，可使用非二进制数目的多重存储器单元，例如使用数据状态l1、l6和l11作为三个多重qlc存储器单元的相应特定数据状态。
[0075]
图5c在概念上描绘根据图4的方法编程存储器单元，并且说明将存储器单元编程到中间阈值电压范围，之后将那些存储器单元编程到最终阈值电压范围。图5c描绘阈值电压范围330
x
。阈值电压范围330
x
可对应于阈值电压范围3301‑
3307中的任一个，例如在图3的实例中，x可为从1到7的任何整数值。图5c进一步描绘中间阈值电压范围330
′
x
，其可对应于低于阈值电压范围330
x
的一些阈值电压范围。将存储器单元编程到中间阈值电压范围330
′
x
可使用与阈值电压范围330
x
相关联的中间验证电压电平vint(其还可为中间目标阈值电压)。中间验证电压电平vint可经选择以规避将存储器单元编程到高于其最终阈值电压范围330
x
的风险并且促进更紧凑的阈值电压范围330
x
。阈值电压范围330
x
针对特定值x的中间验证电压电平vint和最终验证电压电平vfin之间的电压差的绝对值可不同于(例如，大于)针对较低值x的电压差的绝对值，所述较低值x可包含每一较低值x，且可不同于(例如，小于)针对较高值x的电压差的绝对值，所述较高值x可包含每一较高值x。虽然图5c描绘一个中间验证电压电平，但额外中间验证电压电平可有助于最终阈值电压范围330
x
的宽度的进一步收紧。
[0076]
图6a描绘根据一实施例可施加到所选存取线以用于编程操作，例如用于编程多个存储器单元的电压电平。举例来说，图6a可对应于如由图5a的线5400‑1所表示的多个存储器单元到特定数据状态的编程。考虑图2a的存储器单元阵列200a的部分，其中多个存储器单元(例如，经选择用于编程的存储器单元)连接到存取线202
x 1
，且连接到存取线2020‑
202
x
和202
x 2
‑
202
n
的存储器单元(例如，全部存储器单元)未被选择用于编程，且因此例如针对每一编程脉冲被禁止编程。在此实例中，存取线202
x 1
是所选存取线，例如经选择用于编程的存取线，而存取线2020‑
202
x
和202
x 2
‑
202
n
是未选存取线，例如未经选择用于编程的存取线。类似地，在此实例中，选择性地连接到经选择用于编程的存储器单元的数据线204是所选或经启用数据线，而未选择性地连接到经选择用于编程的存储器单元的数据线204是未经选择或被禁止的数据线。
[0077]
在时间t0，施加到所选存取线的电压电平可升高到某一电压电平650。电压电平650可为将在所选存储器单元的编程期间施加到未选存取线的电压电平，且通常可足以激活对应存储器单元而不管其数据状态为何，例如传递电压vpass。虽然此类动作并非必需
的，但可通过将所选存取线的电压电平与未选存取线的电压电平一起升高到传递电压来实现电力节省。
[0078]
在时间t1，施加到所选存取线的电压电平可升高(例如，进一步升高)到某一电压电平6520。虽然所选存取线的电压电平处于电压电平6520，但经选择用于编程的存储器单元可例如通过将启用电压施加到其相应数据线而经启用用于编程。连接到所选存取线的其它存储器单元可例如通过将禁止电压施加到其相应数据线而被禁止编程。电压电平6520(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。所选存取线的电压电平随后可返回到初始电压电平，例如参考电势，例如vss、接地或0v。预期并且意在改变所选且经启用存储器单元(例如，至少一个所选且经启用存储器单元)的阈值电压的电压电平的施加可被称为编程脉冲。中间电压电平650的施加并非编程脉冲的部分，原因是其还施加到具有相同通道电压的未选存储器单元(例如，含有经选择用于编程的存储器单元的任何经串联连接存储器单元串的其它存储器单元)，且因此不预期且不意在以任何明显方式改变任何存储器单元的阈值电压。
[0079]
在时间t2，施加到所选存取线的电压电平可升高到验证电压电平654。验证电压电平654可对应于经选择用于编程的存储器单元将被编程到的特定数据状态。作为实例，如果特定数据状态是图3的数据状态l1，那么验证电压电平654可对应于验证电压电平v1。验证电压电平654的施加可被称为验证脉冲。响应于验证电压电平654而被解除激活的所选存储器单元可被视为已通过验证操作，例如被视为已经达到特定数据状态。此类存储器单元可在任何后续编程脉冲期间被禁止进一步编程。响应于验证电压电平654而被激活的所选存储器单元可被视为未通过验证操作，例如被视为尚未达到特定数据状态。此类存储器单元可保持所选存储器单元用于一或多个后续编程脉冲。所选存取线的电压电平随后可返回到其初始电压电平。
[0080]
如果在时间t0经选择用于编程的任何存储器单元保持被选择用于编程，那么施加到所选存取线的电压电平可在时间t3升高到电压电平650。在时间t4，施加到所选存取线的电压电平可升高(例如，进一步升高)到某一电压电平6521。电压电平6521(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。电压电平6521可高于电压电平6520。电压电平6521和电压电平6520之间的电压差的绝对值通常可小于任何两个相邻验证电压电平(例如v1和v2、v2和v3、v3和v4等)之间的电压差的绝对值。所选存取线的电压电平随后可返回到其初始电压电平。在时间t5，施加到所选存取线的电压电平可升高到验证电压电平654。所选存取线的电压电平随后可返回到其初始电压电平。
[0081]
此施加编程脉冲随后是验证脉冲的过程可针对依次变高的编程电压电平6522‑
652
x
进行重复直到在时间t0经选择用于编程的存储器单元(例如，在时间t0经选择用于编程的全部存储器单元)已经达到特定数据状态为止，或直到编程操作被视为已失效为止。举例来说，编程操作可定义某一阈值，例如最大可接受数目的编程脉冲或编程电压电平的最大可接受量值，且编程操作可当在时间t0经选择用于编程的任何存储器单元中达到或超过阈值之后保持被选择用于编程时被视为已失效。
[0082]
图6b描绘根据另一实施例的可施加到所选存取线以用于编程操作，例如用于编程多个多重存储器单元的电压电平。举例来说，图6b可对应于如由图5b的线5400‑4所表示的第
一多个存储器单元到第一特定数据状态的以及如由图5b的线5400‑1所表示的第二多个存储器单元到第二特定数据状态的编程(例如，同时编程)。
[0083]
类似于图6a的论述，施加到所选存取线的电压电平可在时间t0升高到电压电平650。在时间t1，施加到所选存取线的电压电平可升高(例如，进一步升高)到某一电压电平6560。虽然所选存取线的电压电平处于电压电平6560，但经选择用于编程到第一特定数据状态的存储器单元(例如，第一多个存储器单元中的存储器单元)可经启用于编程。连接到所选存取线的其它存储器单元可被禁止编程。电压电平6560(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。在时间t2，施加到所选存取线的电压电平可降低某一电压电平6520。虽然所选存取线的电压电平处于电压电平6520，但经选择用于编程到第二特定数据状态的存储器单元(例如，第二多个存储器单元中的存储器单元)可经启用于编程。连接到所选存取线的其它存储器单元可被禁止编程。电压电平6520(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。所选存取线的电压电平随后可返回到初始电压电平，例如参考电势，例如vss、接地或0v。预期并且意在改变所选且经启用存储器单元(例如，至少一个所选且经启用存储器单元)的阈值电压的电压电平的施加可被称为编程脉冲。因此，电压电平6560和电压电平6520两者的施加可被称为编程脉冲，例如多电平编程脉冲。虽然图6b描绘在电压电平6520之前施加电压电平6560，但可更改其次序。中间电压电平650的施加并非多电平编程脉冲的部分，原因是其还施加到具有相同通道电压的未选存储器单元(例如，含有经选择用于编程的存储器单元的任何经串联连接存储器单元串的其它存储器单元)，且因此不预期并且不意在以任何明显方式改变任何存储器单元的阈值电压。
[0084]
在时间t3，施加到所选存取线的电压电平可升高到验证电压电平654。验证电压电平654可对应于经选择用于编程的存储器单元将被编程到的第二特定数据状态。作为实例，如果第二特定数据状态是图3的数据状态l1，那么验证电压电平654可对应于验证电压电平v1。其目标数据状态是第二特定数据状态并且响应于验证电压电平654而被解除激活的所选存储器单元可被视为已通过针对第二特定数据状态的验证操作，例如被视为已经达到第二特定数据状态。此类存储器单元可在后续编程脉冲期间被禁止进一步编程。其目标数据状态是第二特定数据状态并且响应于验证电压电平654而被激活的所选存储器单元可被视为未通过验证操作，例如被视为尚未达到第二特定数据状态。此类存储器单元可保持所选存储器单元用于一或多个后续编程脉冲。
[0085]
在时间t4，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平658。验证电压电平658可对应于经选择用于编程的存储器单元将被编程到的第一特定数据状态。作为实例，如果第一特定数据状态是图3的数据状态l4，那么验证电压电平658可对应于验证电压电平v4。其目标数据状态是第一特定数据状态并且响应于验证电压电平658而被解除激活的所选存储器单元可被视为已通过针对第一特定数据状态的验证操作，例如被视为已经达到第一特定数据状态。此类存储器单元可在后续编程脉冲期间被禁止进一步编程。其目标数据状态是第一特定数据状态并且响应于验证电压电平658而被激活的所选存储器单元可被视为未通过验证操作，例如被视为尚未达到第一特定数据状态。此类存储器单元可保持所选存储器单元用于一或多个后续编程脉冲。验证电压电平654和658的
施加可被称为验证脉冲，例如多电平验证脉冲。所选存取线的电压电平随后可返回到其初始电压电平。虽然图6b描绘在验证电压电平654之前施加验证电压电平658，但可更改其次序。
[0086]
如果在时间t0经选择用于编程的任何存储器单元保持被选择用于编程，那么施加到所选存取线的电压电平可在时间t5升高到电压电平650。在时间t6，施加到所选存取线的电压电平可升高(例如，进一步升高)到某一电压电平6561。虽然所选存取线的电压电平处于电压电平6561，但经选择用于编程到第一特定数据状态的存储器单元可经启用于编程。连接到所选存取线的其它存储器单元可被禁止编程。电压电平6561(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。在时间t7，施加到所选存取线的电压电平可降低某一电压电平6521。虽然所选存取线的电压电平处于电压电平6521，但经选择用于编程到第二特定数据状态的存储器单元可经启用于编程。连接到所选存取线的其它存储器单元可被禁止编程。电压电平6521(例如，在通道被视为0v的情况下的编程电压电平)可足以改变(例如，增加)经启用于编程的所选存储器单元的阈值电压。电压电平6561可高于电压电平6560，且电压电平6521可高于电压电平6520。电压电平6561和电压电平6560之间的电压差的绝对值以及电压电平6521和电压电平6520之间的电压差的绝对值通常可小于任何两个相邻验证电压电平(例如v1和v2、v2和v3、v3和v4等)之间的电压差的绝对值。所选存取线的电压电平随后可返回到其初始电压电平。在时间t8，施加到所选存取线的电压电平可升高到验证电压电平654。在时间t9，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平658。所选存取线的电压电平随后可返回到其初始电压电平。
[0087]
此施加编程脉冲随后是验证脉冲的过程可针对依次变高的编程电压电平6562‑
656
x
以及依次变高的编程电压电平6522‑
652
x
进行重复直到在时间t0经选择用于编程的存储器单元已经达到其相应特定数据状态为止，或直到编程操作被视为已失效为止。虽然图6b利用多电平编程脉冲，但单电平编程脉冲可替代地与多电平验证脉冲一起用以达成类似的最终结果。
[0088]
此外，图6b利用两个不同验证电压电平用于将两个互斥的多重存储器单元编程到其相应目标数据状态。如果编程操作进一步同时将一或多个额外的互斥多重存储器单元编程到额外的相应特定数据状态，那么很明显，额外相应验证电压电平可用于每一此类额外多重存储器单元。虽然未必如此，但每一多电平编程脉冲还可进一步将额外相应电压电平用于每一此类额外多重存储器单元。
[0089]
当例如参考图6a和6b所描述，将多个存储器单元编程到特定数据状态时，可预期所述多个存储器单元中的存储器单元将响应于不同编程电压电平而达到特定数据状态。举例来说，快速编程存储器单元可在与缓慢编程存储器单元相比具有较低编程电压电平的编程脉冲之后达到特定数据状态。因此，可接近于高斯分布的分布可引起对应于数个存储器单元在多个不同编程电压电平中的每一个处达到特定数据状态。图7a描绘根据实施例的达到随编程电压电平而变的特定数据状态的存储器单元760的分布的理想化表示。由于编程电压电平是大体离散值，因此此类分布可在实践中采取直方图的形式。然而，本文中所描述的概念同样适用。
[0090]
在图7a中，存储器单元760(例如多个存储器单元)的分布可划分成多个存储器单
元子集(例如，互斥子集)，每一子集对应于编程电压电平762的相应范围。在图7a的实例中，存在对应于八个相应编程电压电平范围7620‑
7627的八个存储器单元子集。每一编程电压电平范围762可对应于相应的代表性编程电压电平764。继续图7a的实例，八个编程电压电平范围7620‑
7627可分别对应于八个代表性编程电压电平7640‑
7647。特定存储器单元子集的代表性编程电压电平764(例如对应于其相应编程电压电平范围762)可对应于被视为致使存储器单元子集中的存储器单元(例如，每一存储器单元)达到特定数据状态的电压电平。
[0091]
每一代表性编程电压电平764可为其对应的编程电压电平范围762的下限(例如，最低)值、其对应的编程电压电平范围762的上限(例如，最高)值、其对应的编程电压电平范围762的平均值，或从其对应的编程电压电平范围762的下限值到上限值中的某一其它值。如本文中所使用，平均值是指数据集的集中趋势的量度，例如所述数据集的均值、中值和/或众数。
[0092]
在对应于特定编程电压电平范围762的存储器单元子集表示响应于单编程电压电平达到特定数据状态的数个存储器单元的情况下，代表性编程电压电平可为所述单编程电压电平。举例来说，假设对应于编程电压电平范围7624的存储器单元子集766表示响应于图6b的编程电压电平6562达到特定数据状态的那些存储器单元。在此实例中，代表性电压电平7644可被视为等于电压电平6562。类似地，考虑其中对应于特定编程电压电平范围762的存储器单元子集表示响应于数个编程电压电平中的任一个达到特定数据状态的数个存储器单元的实例。对于此实例，假设存储器单元子集766表示响应于图6b的编程电压电平652
x
‑2、编程电压电平652
x
‑1或编程电压电平652
x
达到特定数据状态的那些存储器单元。对于此实例，对于一些实施例，代表性电压电平7644可被视为等于电压电平656
x
‑2、656
x
‑1和656
x
的平均值。
[0093]
参考图5a和5b的实例，举例来说，达到特定数据状态的存储器单元760的分布可对应于达到数据状态l1或数据状态l4的存储器单元。特定数据状态对应于相应阈值电压范围。举例来说，如果特定数据状态对应于数据状态l1，那么其可进一步对应于图3中的阈值电压范围3301。特定数据状态可具有代表性阈值电压。举例来说，数据状态l1的代表性阈值电压和阈值电压范围3301可为阈值电压范围3301的下限(例如，最低)值、阈值电压范围3301的上限(例如，最高)值、阈值电压范围3301的平均值或从阈值电压范围3301的下限值到上限值的某一其它值。对于一些实施例，特定数据状态的代表性阈值电压可等于用于确定存储器单元是否已经达到特定数据状态的验证电压电平。
[0094]
达到特定数据状态的存储器单元760的分布可表示各自具有用于编程操作的多个不同目标数据状态中的一个的存储器单元。类似地，对应于编程电压电平范围7620‑
7627的每一存储器单元子集可含有各自具有多个不同目标数据状态中的一个的存储器单元。举例来说，在特定数据状态是图3的数据状态l1的情况下，存储器单元子集766可包含其目标数据状态是数据状态l1的存储器单元、其目标数据状态是数据状态l2的存储器单元、其目标数据状态是数据状态l3的存储器单元、其目标数据状态是数据状态l4的存储器单元、其目标数据状态是数据状态l5的存储器单元、其目标数据状态是数据状态l6的存储器单元，和/或其目标数据状态是数据状态l7的存储器单元。
[0095]
存储器单元760的分布的每一存储器单元子集中尚未处于其目标数据状态的存储器单元(例如，除其目标数据状态是特定数据状态的那些存储器单元以外的存储器单元)随
后可被编程到其相应目标数据状态。图7b描绘根据实施例的从特定数据状态编程到相应目标数据状态的存储器单元的阈值电压范围的理想化表示。考虑特定数据状态对应于图3的数据状态l1，且存储器单元的子集760包含其目标数据状态表示从l1到l7的每一数据状态的存储器单元的实例。存储器单元子集760中的存储器单元到其相应目标数据状态l2
‑
l7的后续编程可分别引起多个存储器单元分布7302‑
7307。每一存储器单元分布7302‑
7307可分别具有对应宽度(例如，阈值电压范围)7682‑
7687。理想地，在此实例中，每一宽度7682‑
7687可等于编程电压电平范围7624的宽度。然而，预期宽度768可针对依次变高的数据状态而增加，例如预期宽度7682可小于宽度7683，宽度7683可小于宽度7684，宽度7684可小于宽度7685等等。
[0096]
为了编程存储器单元760的分布的每一存储器单元子集中尚未处于其目标数据状态的存储器单元，可针对每一此类存储器单元确定被视为足以将存储器单元编程到与其相应目标数据状态对应的相应阈值电压的编程电压电平的指示。对于特定存储器单元子集中的存储器单元，可响应于存储器单元子集的代表性编程电压电平和特定数据状态的代表性阈值电压，以及目标阈值电压范围的代表性阈值电压电平而确定此指示。举例来说，可针对每一存储器单元子集确定代表性vgvt，且可针对每一正在被进一步编程的存储器单元的相应目标阈值电压范围(例如，如先前所描述)的代表性阈值电压电平来校正代表性vgvt值的相应值。特定存储器单元子集的代表性vgvt可等于所述存储器单元子集的代表性编程电压电平减特定数据状态的代表性阈值电压。
[0097]
图8描绘根据一实施例的操作存储器的方法的流程图。所述方法可呈例如存储到指令寄存器128的计算机可读指令的形式。此类计算机可读指令可由例如控制逻辑116的控制器执行，以致使存储器(例如，存储器的相关组件)执行所述方法。
[0098]
在811处，可在将多个存储器单元编程到多个数据状态中的特定数据状态期间，将多个编程脉冲施加到与多个存储器单元中的每一存储器单元连接的所选存取线。多个编程脉冲中的每一编程脉冲可具有第一多个电压电平中的相应电压电平。在图6a的实例中，第一多个电压电平可对应于电压电平6520‑
652
x
。在图6b的实例中，第一多个电压电平可对应于电压电平6520‑
652
x
或电压电平6560‑
656
x
。对于例如参考图6b描述的实施例，可针对多个互斥的多重存储器单元同时执行图8的方法。
[0099]
多个存储器单元中的每一存储器单元可具有(例如，编程操作的)多个数据状态中等于或高于特定数据状态的相应目标数据状态。举例来说，在参考图5a或6a所描述的实施例中，特定数据状态可对应于数据状态l1，且多个存储器单元可对应于那些具有l1
‑
l7内的目标数据状态的存储器单元。对于另一实例，在参考图5b或6b所描述的实施例中，特定数据状态可对应于数据状态l1或l4，且多个存储器单元可对应于那些分别具有l1
‑
l3内或l4
‑
l7内的目标数据状态的存储器单元。对于例如参考图5b或6b描述的实施例，可针对多个互斥的多重存储器单元同时执行图8的方法。
[0100]
在813处，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可确定第一多个电压电平中被视为致使所述存储器单元达到特定数据状态的相应电压电平。举例来说，参考图6b，假设特定数据状态对应于验证电压电平654且第一多个电压电平对应于电压电平6520‑
652
x
。如果存储器单元在时间t13施加验证电压电平654期间首先通过验证，那么可确定电压电平6522被视为已引起所述存储器单元达到特定数据状
态。
[0101]
在815处，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可在特定数据状态的代表性阈值电压电平处确定指示所述存储器单元的vgvt的相应值。继续实例，如果在验证时存储器单元的源极处于0v，那么特定数据状态的代表性阈值电压电平可等于验证电压电平654。指示响应于在时间t12施加电压电平6522而达到特定数据状态的存储器单元的vgvt的相应值可等于电压电平6522，减在施加电压电平6522时所述存储器单元的通道电压电平，减特定数据状态的代表性阈值电压电平。
[0102]
在817处，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可确定第二多个电压电平中被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应阈值电压的相应电压电平。第二多个电压电平可对应于由将用于进一步编程多个存储器单元中其相应目标数据状态高于特定数据状态的那些存储器单元的编程脉冲产生的编程电压电平。这些编程电压电平可为预定的，且可各自等于施加到所选存取线的电压电平。为确定第二多个电压电平中被视为足以将存储器单元编程到与其相应目标数据状态对应的相应阈值电压的相应电压电平，可将指示vgvt的其相应值校正为与其相应目标数据状态对应的相应阈值电压。此经校正vgvt可用于确定被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应阈值电压的编程电压电平，例如其经校正vgvt值加与其相应目标数据状态对应的相应阈值电压。第二多个电压电平中等于或高于所确定的编程电压电平的电压电平可被视为第二多个电压电平中被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应阈值电压的相应电压电平。
[0103]
对于一些实施例，对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，可在确定被视为足以将存储器单元编程到与其相应目标数据状态对应的相应阈值电压的编程电压电平之后，确定第二多个电压电平。所得编程电压电平范围可用以确定第二多个电压电平的电压电平范围，可基于存储器的电压产生能力、阈值电压范围的所要宽度、所确定的编程电压电平范围的分布特性等来选择此电压电平范围内的中间值。
[0104]
在819处，可将后续编程脉冲施加到所选存取线，且对于多个存储器单元中其相应目标数据状态高于特定数据状态的每一存储器单元，当后续编程脉冲的电压电平对应于所述存储器单元的第二多个电压电平中的相应电压电平时，可启用所述存储器单元用于编程。后续编程脉冲可为多电平(例如，步进式)编程脉冲，其中每一电平(或步长)对应于第二多个电压电平中的相应电压电平。
[0105]
图9在概念上描绘根据一实施例的用于施加多电平编程脉冲的各个节点的电压电平的波形。描述图9的实施例，假设例如参考图5a和5b描述的实施例，其中正在被进一步编程的存储器单元是那些具有数据状态l2
‑
l7内的目标数据状态的存储器单元。
[0106]
图9描绘具有可对应于图8的第二多个电压电平的八个电压电平(例如电压电平9700‑
9707)的多电平编程脉冲。可使用额外或更少电压电平。迹线sel wl对应于所选存取线(例如，所选字线)的电压电平。迹线bl0
‑
bl7各自对应于与将进一步被编程的存储器单元选择性地连接的数据线(例如，位线)子集的电压电平，且第二多个电压电平的其相应电压电平分别是电压电平9700‑
9707。迹线blunsel对应于与在编程操作期间不期望改变(例如，进一步改变)数据状态所针对的存储器单元或未被选择用于编程的存储器单元(例如连接到
不通过编程操作定址的所选存取线的存储器单元)选择性地连接的数据线(例如，位线)。
[0107]
在此实例中，迹线bl0
‑
bl7的每一数据线子集可包含与其目标数据状态是数据状态l2的存储器单元选择性地连接的数据线、与其目标数据状态是数据状态l3的存储器单元选择性地连接的数据线、与其目标数据状态是数据状态l4的存储器单元选择性地连接的数据线(例如，针对例如参考图5a描述的实施例)、与其目标数据状态是数据状态l5的存储器单元选择性地连接的数据线、与其目标数据状态是数据状态l6的存储器单元选择性地连接的数据线，和/或与其目标数据状态是数据状态l7的存储器单元选择性地连接的数据线。换句话说，第二多个电压电平中的其相应电压电平是电压电平970
y
(其中在此实例中，y是从0到7的整数值)的存储器单元可包含其目标数据状态是数据状态l2的存储器单元、其目标数据状态是数据状态l3的存储器单元、其目标数据状态是数据状态l4的存储器单元(例如，针对例如参考图5a描述的实施例)、其目标数据状态是数据状态l5的存储器单元、其目标数据状态是数据状态l6的存储器单元，和/或其目标数据状态是数据状态l7的存储器单元。
[0108]
在时间t0，bl0
‑
bl7和blunsel可升高到禁止电压，例如vcc，而sel wl可升高到中间电压电平。如前文所述，sel wl的中间电压电平(例如电压电平650)通常在编程操作期间用于减少将sel wl的电压电平升高到编程脉冲的其预期电压电平所需的电力。应注意，用于将所选存取线的电压电平增加到其预期电压电平并且用于将连接到同一经串联连接存储器单元串的未选存取线操作为所选存取线的多种方案是已知的。然而，此类方案的细节对于理解本文中所公开的概念来说并非重要的。
[0109]
在时间t1，sel wl可升高(例如，进一步升高)到预期将存储器单元群组中与bl0对应的存储器单元编程到其相应目标阈值电压的电压电平9700。bl0的电压电平还可改变为启用电压，例如0v，以启用对应存储器单元群组的编程。bl0的电压电平随后可例如在时间t2处或之前返回到禁止电压。
[0110]
在时间t2，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl1对应的存储器单元编程到其相应目标阈值电压的电压电平9701。bl1的电压电平还可改变为启用电压，例如0v，以启用对应存储器单元群组的编程。bl1的电压电平随后可例如在时间t3处或之前返回到禁止电压。
[0111]
在时间t3，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl2对应的存储器单元编程到其相应目标阈值电压的电压电平9702。bl2的电压电平还可改变到启用电压，例如0v，以启用对应存储器单元群组的编程。bl2的电压电平随后可例如在时间t4处或之前返回到禁止电压。
[0112]
在时间t4，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl3对应的存储器单元编程到其相应目标阈值电压的电压电平9703。bl3的电压电平还可改变为启用电压，例如0v，以启用对应存储器单元群组的编程。bl3的电压电平随后可例如在时间t5处或之前返回到禁止电压。
[0113]
在时间t5，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl4对应的存储器单元编程到其相应目标阈值电压的电压电平9704。bl4的电压电平还可改变为启用电压，例如0v，以启用对应存储器单元群组的编程。bl4的电压电平随后可例如在时间t6处或之前返回到禁止电压。
[0114]
在时间t6，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl5对应的存
储器单元编程到其相应目标阈值电压的电压电平9705。bl5的电压电平还可改变到启用电压，例如0v，以启用对应存储器单元群组的编程。bl5的电压电平随后可例如在时间t7处或之前返回到禁止电压。
[0115]
在时间t7，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl6对应的存储器单元编程到其相应目标阈值电压的电压电平9706。bl6的电压电平还可改变到启用电压，例如0v，以启用对应存储器单元群组的编程。bl6的电压电平随后可例如在时间t8处或之前返回到禁止电压。
[0116]
在时间t8，sel wl可改变(例如，降低)到预期将存储器单元群组中与bl7对应的存储器单元编程到其相应目标阈值电压的电压电平9707。bl7的电压电平还可改变到启用电压，例如0v，以启用对应存储器单元群组的编程。bl7的电压电平随后可例如在时间t9处或之前返回到禁止电压。在时间t9，sel wl可放电，并且在时间t10，bl0
‑
bl7和blunsel可放电。
[0117]
随后可执行验证操作，其中验证电压电平的数目对应于正在被验证的数据状态的数目。举例来说，在数据状态l2
‑
l7正在被验证的情况下，可存在六个验证电压电平，其中每一验证电压电平对应于相应数据状态l2
‑
l7。因未达到其相应目标数据状态而未通过验证的存储器单元可在后续多电平编程脉冲期间经启用于编程。举例来说，电压电平9700‑
9707可增加达某一δv，且可针对在其对应电压电平970处再次经启用于编程的失效存储器单元重复图9的方法。可重复此过程处理直到全部存储器单元通过验证，或宣告编程操作失效为止。可另外需要以此方式的额外编程，其中存储器单元通过使用中间验证电压电平的验证操作。
[0118]
替代地，可重新确定被视为足以将存储器单元编程到与其目标数据状态对应的相应阈值电压的编程电压电平，且可响应于这些新编程电压电平而以上文所描述的方式进一步编程失效存储器单元。举例来说，可确定失效存储器单元在什么验证电压电平下被解除激活，且那些对应数据状态的代表性阈值电压可用以响应于其对应的先前所施加电压970而重新确定vgvt值。响应于验证电压电平中的每一个而激活存储器单元可在响应于其对应的先前所施加电压电平970确定其经修正vgvt时使用特定数据状态的代表性阈值电压。还可在存储器单元通过使用中间验证电压电平的验证操作的情况下，使用重新确定被视为足以将存储器单元编程到与其目标数据状态对应的相应阈值电压的编程电压电平的过程，其中获得的数据状态的代表性阈值电压对应于中间阈值电压范围(例如，对应于中间验证电压电平)，且与其目标数据状态对应的相应阈值电压现在对应于最终验证电压电平。
[0119]
图10描绘根据一实施例的将电压电平施加到所选存取线以验证使用多电平编程脉冲编程(例如使用例如参考图9描述的多电平编程脉冲编程)的存储器单元的数据状态。
[0120]
在时间t0，施加到所选存取线的电压电平可升高到验证电压电平10802。验证电压电平10802可对应于待验证的最低数据状态。在图9的实例中，正在进一步编程的最低数据状态是图3的数据状态l2，使得验证电压电平10802可对应于验证电压电平v2。响应于验证电压电平10802激活的所选存储器单元可被视为保持在特定数据状态处，或在此实例中保持在数据状态l1处。此类其目标数据状态高于特定数据状态的经激活存储器单元可被视为未通过验证操作。响应于验证电压电平10802而被解除激活的所选存储器单元可被视为已经达到等于或高于数据状态l2的数据状态。响应于验证电压电平10802而被解除激活且其
目标数据状态是数据状态l2的所选存储器单元可被视为已通过(例如，或暂时通过)验证操作。
[0121]
在时间t1，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平10803。验证电压电平10803可对应于下一较高数据状态，例如在此实例中为数据状态l3，使得验证电压电平10803可对应于验证电压电平v3。响应于验证电压电平10803而首先被解除激活的所选存储器单元可被视为已经达到等于或高于数据状态l3的数据状态。响应于验证电压电平10803而被解除激活且其目标数据状态是数据状态l3的所选存储器单元可被视为已通过(例如，或暂时通过)验证操作。响应于验证电压电平10803而被解除激活且其目标数据状态低于数据状态l3的所选存储器单元可被视为具有高于其目标数据状态的数据状态，且因此可被视为未通过验证操作。举例来说，其目标数据状态是数据状态l2并且响应于验证电压电平10802和验证电压电平10803两者而被解除激活的存储器单元可被视为未通过验证操作，而不管先前是否暂时通过验证。替代地，例如在其中错误校正能力预期可容许此类错误的情况下，可忽略这类未通过条件。
[0122]
在时间t2，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平10804。验证电压电平10804可对应于下一较高数据状态，例如在此实例中为数据状态l4，使得验证电压电平10804可对应于验证电压电平v4。响应于验证电压电平10804而首先被解除激活的所选存储器单元可被视为已经达到等于或高于数据状态l4的数据状态。响应于验证电压电平10804而被解除激活且其目标数据状态是数据状态l4的所选存储器单元可被视为已通过(例如，或暂时通过)验证操作。响应于验证电压电平10804而被解除激活且其目标数据状态低于数据状态l4的所选存储器单元可被视为具有高于其目标数据状态的数据状态，且因此可被视为未通过验证操作。举例来说，其目标数据状态是数据状态l3并且响应于验证电压电平10803和验证电压电平10804两者而被解除激活的存储器单元可被视为未通过验证操作，而不管先前是否暂时通过验证。替代地，例如在其中错误校正能力预期可容许此类错误的情况下，可忽略这类未通过条件。
[0123]
在时间t3，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平10805。对于例如参考图5b描述的实施例，可跳过验证电压电平10804，例如施加到所选存取线的电压电平可在时间t3从验证电压电平10803直接升高到验证电压电平10805。验证电压电平10805可对应于下一较高数据状态，例如在此实例中为数据状态l5，使得验证电压电平10805可对应于验证电压电平v5。响应于验证电压电平10805而首先被解除激活的所选存储器单元可被视为已经达到等于或高于数据状态l5的数据状态。响应于验证电压电平10805而被解除激活且其目标数据状态是数据状态l5的所选存储器单元可被视为已通过(例如，或暂时通过)验证操作。响应于验证电压电平10805而被解除激活且其目标数据状态低于数据状态l5的所选存储器单元可被视为具有高于其目标数据状态的数据状态，且因此可被视为未通过验证操作。举例来说，其目标数据状态是数据状态l4且响应于验证电压电平10804和验证电压电平10805两者而被解除激活的存储器单元可被视为未通过验证操作，而不管先前是否暂时通过验证。替代地，例如在其中错误校正能力预期可容许此类错误的情况下，可忽略这类未通过条件。
[0124]
在时间t4，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平10806。验证电压电平10806可对应于下一较高数据状态，例如在此实例中为数据状态
l6，使得验证电压电平10806可对应于验证电压电平v6。响应于验证电压电平10806而首先被解除激活的所选存储器单元可被视为已经达到等于或高于数据状态l6的数据状态。响应于验证电压电平10806而被解除激活且其目标数据状态是数据状态l6的所选存储器单元可被视为已通过(例如，或暂时通过)验证操作。响应于验证电压电平10806而被解除激活且其目标数据状态低于数据状态l6的所选存储器单元可被视为具有高于其目标数据状态的数据状态，且因此可被视为未通过验证操作。举例来说，其目标数据状态是数据状态l5并且响应于验证电压电平10805和验证电压电平10806两者而被解除激活的存储器单元可被视为未通过验证操作，而不管先前是否暂时通过验证。替代地，例如在其中错误校正能力预期可容许此类错误的情况下，可忽略这类未通过条件。
[0125]
在时间t5，施加到所选存取线的电压电平可升高(例如，进一步升高)到验证电压电平10807。验证电压电平10807可对应于下一较高数据状态，例如在此实例中为数据状态l7，使得验证电压电平10807可对应于验证电压电平v7。响应于验证电压电平10807而首先被解除激活的所选存储器单元可被视为已经达到数据状态l7。响应于验证电压电平10807而被解除激活且其目标数据状态是数据状态l7的所选存储器单元可被视为已通过验证操作。响应于验证电压电平10807而被解除激活且其目标数据状态低于数据状态l7的所选存储器单元可被视为具有高于其目标数据状态的数据状态，且因此可被视为未通过验证操作。举例来说，其目标数据状态是数据状态l6并且响应于验证电压电平10806和验证电压电平10807两者而被解除激活的存储器单元可被视为未通过验证操作，而不管先前是否暂时通过验证。替代地，例如在其中错误校正能力预期可容许此类错误的情况下，可忽略这类未通过条件。
[0126]
验证电压电平10802‑
10807的施加可被称为验证脉冲，例如多电平验证脉冲。所选存取线的电压电平随后可在时间t6返回到其初始电压电平。虽然图10描绘验证电压电平10802‑
10807以递增次序施加，但可更改其次序。
[0127]
结论
[0128]
尽管本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，预计实现相同目的的任何布置可以取代所展示的特定实施例。所属领域的技术人员将清楚实施例的许多调适。因此，本技术意图涵盖实施例的任何调适或变型。