一种PROM芯片管脚与管座接触性检测方法与流程

本发明涉及反熔丝prom芯片，尤其与一种prom芯片管脚与管座接触性检测方法有关。

背景技术：

随着航天科技的发展，星上用品需要越来越多的只读存储器做为启停或复位等程序的引导程序存储器，宇航用反熔丝型一次性可编程rom存储器以其高可靠、抗辐照等特性，被大量的应用在宇航单机和宇航部组件上，成为航天领域上不可或缺的一环。

由于宇航用反熔丝prom制作工艺复杂，生产成本较高，且只可一次性编程。因此，在使用编程器对prom进行编程时需尽可能降低编程失败率以降低损失。根据抗辐照型prom编程器对prom编程可靠性的要求，在对prom编程之前，需要编程器完成prom各个管脚与编程器烧写管座的接触完好性进行自检，以防止因管脚虚接造成prom芯片的编程失败。为保证prom的烧写成功率，需保证芯片管脚与管座之间完全接触，无虚接。

技术实现要素：

针对上述相关现有技术不足，本发明提供一种prom芯片管脚与管座接触性检测方法，可有效检测出prom芯片与管座之间的接触性，从而可有效避免因管脚接触不良而造成的prom烧写失败，可极大提高prom烧写成功率，降低损失，方法简单、有效，不会对芯片造成任何损伤。

为了实现本发明的目的，拟采用以下方案：

一种prom芯片管脚与管座接触性检测方法，prom芯片的i/o管脚均具有esd保护二极管电路，esd保护二极管电路包括与i/o管脚连接的二极管d1和二极管d2，二级管d2正极连接prom芯片的gnd，二级管d2负极连接二极管d1正极和i/o管脚，二极管d1负极连接prom芯片的vcc；

检测方法包括：

将prom芯片的vcc管脚与供电电源断开，并将prom的vcc管脚连接到一fpga检测管脚；

将prom芯片的gnd管脚与gnd网络断开，并将供电电源串接一个加载电阻后加载于prom芯片的gnd管脚；

通过fpga检查剩余管脚的高低电平状态：若fpga检测到i/o电平为高，则prom管脚与管座之间的接触性良好，否则管脚与管座之间接触不良。

其中，供电电源为3.3v，加载电阻采用100欧姆。

其中，fpga检测管脚还通过一个接地电阻连接gnd，接地电阻采用10k欧姆。

本发明的有益效果在于：

1、可有效检测出prom芯片与管座之间的接触性，从而可有效避免因管脚接触不良而造成的prom烧写失败，可极大提高prom烧写成功率，降低损失；

2、接触性检测过程不会对芯片造成任何损伤，检测方法简单，可靠有效；

3、采用fpga管脚方向可配置特性，实现对prom编程前的接触性检测；

4、利用prom管脚上的esd保护二极管，在不损伤prom前提下实现接触性测试。

附图说明

本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制

本技术：
的范围。

图1为本申请实施例的prom芯片内部esd保护二极管电路。

图2为本申请实施例的检测方法实施方式的电路结构图。

图3为本申请实施例的prom芯片管脚排布图。

图4为本申请实施例的prom芯片整体功能框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。

本实例提供一种prom芯片管脚与管座接触性检测方法，应用于对xy28f256klv、xy6664rh等prom芯片的管脚与管座接触性进行检测。

如图3所示为一款高性能、异步、抗辐照的256kbit的可编程存储prom芯片的管脚排布，如图4所示为其整体功能框图。该器件采用的抗辐照的反熔丝熔断技术，在航天领域当中有着非常良好的稳定性与抗辐性。

器件的引出端功能定义如下表所示：

对于此类宇航用prom芯片的所有功能性i/o关键，出于esd保护目的，通常在i/o端或i/o管脚设计有esd保护二极管电路，如图1所示：esd保护二极管电路包括与i/o管脚连接的二极管d1和二极管d2，二级管d2正极连接prom芯片的gnd，二级管d2负极连接二极管d1正极和i/o管脚，二极管d1负极连接prom芯片的vcc。

根据图2中芯片i/o管脚的esd保护二极管电路结构可知，除去电源和地管脚之外，其他功能性管脚均通过两个二极管将与电源和地相连。基于此，prom芯片管脚与管座接触性检测电路，如图2所示。

基于此，检测方法包括：

将prom芯片的vcc管脚与供电电源断开，并将prom的vcc管脚连接到一fpga检测管脚；

将prom芯片的gnd管脚与gnd网络断开，并将供电电源串接一个加载电阻后加载于prom芯片的gnd管脚；

通过fpga检查剩余管脚的高低电平状态：若fpga检测到i/o电平为高，则prom管脚与管座之间的接触性良好，否则管脚与管座之间接触不良。

管脚接触性检测完成后，利用fpga管脚输入/输出状态可配置的灵活特性，可以在检测通过的基础上继续完成对prom芯片的烧写，保证了烧写成功率。

其中，供电电源为3.3v，加载电阻采用100欧姆。

其中，fpga检测管脚还通过一个接地电阻连接gnd，接地电阻采用10k欧姆。

通过本实例的检测方法可有效检测出prom芯片与管座之间的接触性，从而可有效避免因管脚接触不良而造成的prom烧写失败，可极大提高prom烧写成功率，降低损失。

以上所述仅为本发明的优选实施例，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。

技术特征：

1.一种prom芯片管脚与管座接触性检测方法，其特征在于，所述prom芯片的i/o管脚均具有esd保护二极管电路，esd保护二极管电路包括与i/o管脚连接的二极管d1和二极管d2，二级管d2正极连接prom芯片的gnd，二级管d2负极连接二极管d1正极和i/o管脚，二极管d1负极连接prom芯片的vcc；

所述检测方法包括：

将prom芯片的vcc管脚与供电电源断开，并将prom的vcc管脚连接到一fpga检测管脚；

将prom芯片的gnd管脚与gnd网络断开，并将供电电源串接一个加载电阻后加载于prom芯片的gnd管脚；

通过fpga检查剩余管脚的高低电平状态：若fpga检测到i/o电平为高，则prom管脚与管座之间的接触性良好，否则管脚与管座之间接触不良。

2.根据权利要求1所述的prom芯片管脚与管座接触性检测方法，其特征在于，供电电源为3.3v，加载电阻采用100欧姆。

3.根据权利要求1所述的prom芯片管脚与管座接触性检测方法，其特征在于，fpga检测管脚还通过一个接地电阻连接gnd。

4.根据权利要求1所述的prom芯片管脚与管座接触性检测方法，其特征在于，接地电阻采用10k欧姆。

5.根据权利要求1所述的prom芯片管脚与管座接触性检测方法，其特征在于，管脚与管座接触性检测完成后，利用fpga管脚输入/输出状态可配置的特性，可在检测通过的基础上继续完成对prom芯片的烧写。

技术总结
本发明提供一种PROM芯片管脚与管座接触性检测方法，PROM芯片的I/O管脚均具有ESD保护二极管电路，ESD保护二极管电路包括与I/O管脚连接的二极管D1和二极管D2，检测方法包括：将PROM芯片的VCC管脚与供电电源断开，并将PROM的VCC管脚连接到一FPGA检测管脚；将PROM芯片的GND管脚与GND网络断开，并将供电电源串接一个加载电阻后加载于PROM芯片的GND管脚；通过FPGA检查剩余管脚的高低电平状态：若FPGA检测到I/O电平为高，则PROM管脚与管座之间的接触性良好，否则管脚与管座之间接触不良。该方法可有效检测出PROM芯片与管座之间的接触性，从而可有效避免因管脚接触不良而造成的PROM烧写失败，极大提高PROM烧写成功率，降低损失，方法简单、有效，不会对芯片造成任何损伤。

技术研发人员：李超;李舒伟;董攀浩;李宾;杨军一;袁雨;宋佳伟
受保护的技术使用者：北京轩宇空间科技有限公司
技术研发日：2021.05.18
技术公布日：2021.08.10