1.本发明是关于存储器控制，尤指一种用来进行恢复管理的方法以及相关设备(apparatus)诸如一记忆装置、其控制器以及一电子装置。
背景技术：
：：2.近年来由于存储器的技术不断地发展，各种可携式或非可携式记忆装置(例如：分别符合sd/mmc、cf、ms以及xd标准的记忆卡；又例如：分别符合ufs以及emmc标准的嵌入式(embedded)记忆装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的存储器的存取控制遂成为相当热门的议题。3.以常用的nand型闪存而言，其主要可区分为单阶细胞(singlelevelcell,slc)与多阶细胞(multiplelevelcell,mlc)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memorycell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆细胞的晶体管的存储能力可被充分利用，其采用较高的电压来驱动，以通过不同的电压位准在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于nand型闪存的相关产业而言，是非常好的消息。4.相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保记忆装置对闪存的存取控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。5.依据相关技术，有了这些管理机制的记忆装置还是有不足的地方。例如，所述记忆装置可进入一省电模式以节省电源，且可于被存取时重新载入庞大且复杂的程序代码，使所述记忆装置暂时没有响应，这可导致整体效能变差。因此，需要一种新颖的方法及相关架构，以在没有副作用或较不可能带来副作用的状况下解决相关技术的问题。技术实现要素：6.本发明的一目的在于提供一种用来进行恢复管理的方法以及相关设备(apparatus)诸如一记忆装置、其控制器以及一电子装置，以解决上述的问题。7.本发明至少一实施例提供一种用来进行恢复管理的方法，其中所述方法是应用于一记忆装置的一控制器。所述记忆装置可包括所述控制器与所述非挥发性存储器，且所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述方法可包括：利用一开机载入器(bootloader)载入一群系统内编程(in-systemprogramming,isp)码，其中所述控制器包括一随机存取存储器，而所述群系统内编程码是被载入至所述随机存取存储器；将包括一恢复系统内编程载入器(resumeisploader)的待保留信息存储于所述随机存取存储器的一保留区(retentionregion)中，以供于休眠的期间被保留(retain)；判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，控制所述记忆装置开始休眠；于开始休眠以后，判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。8.除了上述方法外，本发明还提供一种记忆装置，且所述记忆装置包括一非挥发性存储器以及一控制器。所述非挥发性存储器是用来存储信息，其中所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述控制器是耦接至所述非挥发性存储器，且所述控制器是用来控制所述记忆装置的操作。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置(hostdevice)的多个主装置指令(hostcommand)控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。所述控制器还包括一随机存取存储器，且所述随机存取存储器是用来存储信息，其中所述随机存取存储器包括一保留区。举例来说，所述控制器利用一开机载入器载入一群系统内编程码，其中所述群系统内编程码是被载入至所述随机存取存储器；所述控制器将包括一恢复系统内编程载入器的待保留信息存储于所述随机存取存储器的所述保留区中，以供于休眠的期间被保留；所述控制器判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，所述控制器控制所述记忆装置开始休眠；于开始休眠以后，所述控制器判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，所述控制器执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及所述控制器执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。9.依据某些实施例，本发明还提供相关的电子装置。所述电子装置可包括上述记忆装置，且可还包括：所述主装置，耦接至所述记忆装置。所述主装置可包括：至少一处理器，用来控制所述主装置的操作；以及一电源供应电路，耦接至所述至少一处理器，用来提供电源给所述至少一处理器以及所述记忆装置。另外，所述记忆装置可提供存储空间给所述主装置。10.除了上述方法外，本发明还提供一种记忆装置的控制器，其中所述记忆装置包括所述控制器以及一非挥发性存储器。所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。所述控制器还包括一随机存取存储器，且所述随机存取存储器是用来存储信息，其中所述随机存取存储器包括一保留区。举例来说，所述控制器利用一开机载入器载入一群系统内编程码，其中所述群系统内编程码是被载入至所述随机存取存储器；所述控制器将包括一恢复系统内编程载入器的待保留信息存储于所述随机存取存储器的所述保留区中，以供于休眠的期间被保留；所述控制器判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，所述控制器控制所述记忆装置开始休眠；于开始休眠以后，所述控制器判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，所述控制器执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及所述控制器执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。11.本发明所提出的方法以及相关设备能确保所述记忆装置能在各种状况下妥善地操作，其中上述相关设备例如：所述控制器、所述记忆装置、所述电子装置等。另外，通过执行所述第一系统内编程码以开始进行所述第一操作，本发明所提出的方法以及相关设备可确保所述主装置与所述记忆装置之间的实时响应，以提升整体效能。附图说明12.图1为依据本发明一实施例的一电子装置的示意图。13.图2为依据本发明一实施例的一种用来进行恢复管理的方法的流程图。14.图3绘示图2所示方法于本发明一实施例中的一存取控制方案。15.图4绘示图2所示方法于本发明另一实施例中的一存取控制方案。16.其中，附图标记说明如下：17.10ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ电子装置18.50ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ主装置19.52ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ处理器20.54ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ电源供应电路21.100ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ记忆装置22.110ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ存储器控制器23.112ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ微处理器24.112mꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ只读存储器25.112cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ程序代码26.114ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ控制逻辑电路27.116ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ随机存取存储器28.116rꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ保留区29.116lꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ恢复isp载入器30.116cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ紧急isp码31.118ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ传输接口电路32.120ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ非挥发性存储器33.122-1、122-2、…122-nꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ非挥发性存储器组件34.122cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀisp码35.s10、s12、s14、s16、s18、36.s20、s22、s24、s26ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ步骤37.s31、s32、s33、s34、s35、38.s36、s37ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ步骤具体实施方式39.图1为依据本发明一实施例的一种电子装置10的示意图，其中电子装置10可包括一主装置(hostdevice)50与一记忆装置100。主装置50可包括至少一处理器(例如一或多个处理器)，其可统称为处理器52，且可还包括一电源供应电路54，耦接至处理器52。处理器52是用来控制主装置50的运作，而电源供应电路54是用来提供电源给处理器52以及记忆装置100，并输出一或多个驱动电压至记忆装置100。记忆装置100可用来提供存储空间给主装置50，且可从主装置50取得所述一或多个驱动电压作为记忆装置100的电源。主装置50的例子可包括(但不限于)：多功能移动电话(multifunctionalmobilephone)、可穿戴装置(wearabledevice)、平板计算机(tablet)、以及个人计算机(personalcomputer)诸如桌面计算机及膝上型计算机。记忆装置100的例子可包括(但不限于)：可携式记忆装置(诸如符合sd/mmc、cf、ms或xd标准的记忆卡)、固态硬盘(solidstatedrive,ssd)、以及分别符合ufs与emmc标准的各种嵌入式(embedded)记忆装置。依据本实施例，记忆装置100可包括一控制器诸如存储器控制器110，且可还包括一非挥发性(non-volatile,nv)存储器120，其中所述控制器是用来控制记忆装置100的运作并存取(access)非挥发性存储器120，且非挥发性存储器120是用来存储信息。非挥发性存储器120可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)，诸如多个非挥发性存储器组件122-1、122-2、…与122-n，其中符号"n"可代表大于一的正整数。例如：非挥发性存储器120可为一闪存(flashmemory)，而所述多个非挥发性存储器组件122-1、122-2、…与122-n可为多个闪存芯片(flashmemorychip)或多个闪存裸晶(flashmemorydie)，但本发明不限于此。40.如图1所示，存储器控制器110可包括处理电路诸如微处理器112、存储单元诸如只读存储器(readonlymemory,rom)112m、控制逻辑电路114、随机存取存储器(randomaccessmemory,ram)116、以及传输接口电路118，其中以上组件可通过总线彼此耦接。随机存取存储器116是以静态随机存取存储器(staticram,sram)来实施，但本发明不限于此。随机存取存储器116可用来提供内部存储空间给存储器控制器110。例如，随机存取存储器116可用作一缓冲存储器来缓冲数据。另外，本实施例的只读存储器112m是用来存储一程序代码112c，而微处理器112则用来执行程序代码112c以控制对非挥发性存储器120的存取。请注意，在某些例子中，程序代码112c可被存储于随机存取存储器116或任何形式的存储器内。此外，控制逻辑电路114中的一数据保护电路(未显示)可保护数据及/或进行错误更正，而传输接口电路118可符合一特定通信标准(诸如串行高级技术附件(serialadvancedtechnologyattachment,sata)标准、通用串行总线(universalserialbus,usb)标准、快捷外设互联(peripheralcomponentinterconnectexpress,pcie)标准、嵌入式多媒体记忆卡(embeddedmultimediacard,emmc)标准、或通用闪存存储(universalflashstorage,ufs)标准)，且可依据所述特定通信标准进行通信。41.于本实施例中，主装置50可通过传送主装置指令(hostcommand)与对应的逻辑地址给存储器控制器110来存取记忆装置100。存储器控制器110接收所述多个主装置指令与所述多个逻辑地址，并将所述多个主装置指令转译成存储器运作指令(可简称为运作指令)，再以所述多个运作指令控制非挥发性存储器120以对非挥发性存储器120当中的具有实体地址的记忆单位(memoryunit)(例如数据页(page))进行读取(read)、写入(write)/编程(program)等，其中所述多个实体地址对应于所述多个逻辑地址。42.在主装置50没有对记忆装置100进行任何存取操作的情况下，例如，因应记忆装置100处于闲置状态的时间达到一预定时间、或因应来自主装置50的一预定信号的触发，存储器控制器110可暂时停止供电给存储器控制器110的大部分的内部组件，且可持续供电给随机存取存储器116中的一保留区(retentionregion)116r，以供存储记忆装置100的重要信息(例如一或多个表诸如一系统信息表与一地址映射表、多个变量等)作为保留信息。43.图2为依据本发明一实施例的一种用来进行恢复管理的方法的流程图。所述方法可应用于图1所示架构(例如电子装置10、记忆装置100、存储器控制器110等)，且可由记忆装置100的存储器控制器110来执行。44.于步骤s10中，存储器控制器110开始进行初始化，尤其，开始执行程序代码112c。例如程序代码112c可包括一或多个程序模块，以供进行记忆装置100的基本控制。45.于步骤s12中，存储器控制器110利用一开机载入器(bootloader)载入一群系统内编程(in-systemprogramming，简称isp)码122c，尤其，将所述群isp码122c从非挥发性存储器120(例如非挥发性存储器组件122-1)载入至随机存取存储器116，以使记忆装置100具备各种功能，其中程序代码112c中的所述一或多个程序模块可包括所述开机载入器，但本发明不限于此。举例来说，用来存储所述群isp码122c的位置可予以变化，尤其，可为多个非挥发性存储器组件122-1、122-2、…与122-n中的一或多个。依据本实施例，所述群isp码122c可包括关于存取(例如读取、写入及抹除)的多个程序模块，诸如一读取操作模块、一查表模块、一读取刷新(readrefresh)模块、一读取回收(readreclaim)模块、一读取垃圾收集(readgarbagecollection)模块、以及一不可更正错误更正码(uncorrectableerrorcorrectioncode，uecc)模块，以供分别进行读取、查表、读取刷新、读取回收、于读取期间的垃圾收集、以及针对uecc错误的错误处置，其中上列六个模块中之后四个模块可以是关于错误处置，但本发明不限于此。于某些实施例中，所述群isp码122c可予以变化。46.于步骤s14中，存储器控制器110将包括一恢复isp载入器(resumeisploader)116l的待保留信息存储于随机存取存储器116的保留区116r中，以供于休眠(sleep)的期间被保留(retain)。基于图1所示架构，上述休眠可代表一特殊类型的暂停(suspend)，尤其，对应于局部(partial)信息保留的暂停。例如，在休眠的期间，存储器控制器110可于保留区116r中保留恢复isp载入器116l、所述一或多个表、所述多个变量等，且可暂时停止供电给随机存取存储器116中的其它区以容许所述群isp码122c中的大部分的isp码从随机存取存储器116消失。47.于步骤s16中，存储器控制器110判断是否开始休眠，尤其，产生一判断结果，其中所述判断结果指出是否开始休眠。如果是(例如：因应记忆装置100处于所述闲置状态的时间达到所述预定时间)，存储器控制器110可因应所述判断结果控制记忆装置100开始休眠，尤其，暂时停止供电给存储器控制器110的上述大部分的内部组件，且接着执行步骤s20以判断是否停止休眠；如果否，存储器控制器110可执行步骤s18。48.于步骤s18中，存储器控制器110控制记忆装置100进行一或多个操作，尤其，因应一或多个主装置指令(例如读取指令、写入指令等)进行所述一或多个操作(例如读取操作、写入操作等)。49.于步骤s20中，在休眠的期间，存储器控制器110判断是否发生任何唤醒事件(于图2中标示"唤醒"，以求简明)。如果是(例如：传输接口电路118收到来自主装置50的任何指令)，存储器控制器110可触发存储器控制器110供电给存储器控制器110的上述大部分的内部组件，连同随机存取存储器116中的上述其它区，且接着执行步骤s22；如果否，存储器控制器110可执行步骤s20以继续等待。例如，存储器控制器110可利用传输接口电路118来侦测所述唤醒事件诸如来自主装置50的任何指令，而传输接口电路118可因应所述唤醒事件来触发存储器控制器110供电给存储器控制器110的上述大部分的内部组件，连同随机存取存储器116中的上述其它区，以唤醒记忆装置100，其中存储器控制器110可供电给随机存取存储器116中的上述其它区，使随机存取存储器116正常地存储信息，以避免后续载入至随机存取存储器116(尤其，上述其它区)的信息遗失，但本发明不限于此。于某些实施例中，存储器控制器110可利用传输接口电路118中的一物理层(physicallayer，phy)电路来侦测所述唤醒事件。50.于步骤s22中，存储器控制器110执行恢复isp载入器116l以载入所述群isp码122c中的一紧急isp码116c。紧急isp码116c的大小可以很小，例如16kb(kilobytes；千字节)或8kb。因此，载入紧急isp码116c可立即完成。51.于步骤s24中，存储器控制器110执行紧急isp码116c以开始进行一紧急操作，诸如记忆装置100于唤醒以后的第一个操作。例如，所述紧急操作可代表一读取操作，且紧急isp码116c可代表所述读取操作模块，其中为了便于理解，主装置50与记忆装置100可分别为多功能移动电话与安装于其内的嵌入式记忆装置，但本发明不限于此。于某些实施例中，所述紧急操作可包括其它类型的操作，且紧急isp码116c可包括对应的程序模块，其中依据所述唤醒事件诸如上述任何指令，恢复isp载入器116l可从所述多个程序模块选择对应于这个指令的某一程序模块作为紧急isp码116c，但本发明不限于此。52.于步骤s26中，存储器控制器110执行恢复isp载入器116l以载入所述群isp码122c中的其它isp码，以使记忆装置100具备上述各种功能。53.为了更好地理解，所述方法可用图2所示的工作流程来说明，但本发明不限于此。依据某些实施例，一个或多个步骤可于图2所示的工作流程中增加、删除或修改。54.另外，存储器控制器110可因应记忆装置100处于所述闲置状态的时间达到所述预定时间来控制记忆装置100开始休眠，而所述唤醒事件可代表来自主装置50的任何指令，但本发明不限于此。于某些实施例中，存储器控制器110可因应所述预定信号的触发来控制记忆装置100开始休眠，而所述唤醒事件可代表另一预定信号。于某些实施例中，存储器控制器110可因应具有一第一逻辑状态的所述预定信号的触发来控制记忆装置100开始休眠，而所述唤醒事件可代表具有一第二逻辑状态的所述预定信号。例如，所述第一逻辑状态与所述第二逻辑状态可分别实施成为所述预定信号的一低电压位准与一高电压位准。又例如，所述第一逻辑状态与所述第二逻辑状态可分别实施成为所述预定信号的一高电压位准与一低电压位准。55.图3绘示图2所示方法于本发明一实施例中的一存取控制方案，其中主机侧(hostside)与装置侧(deviceside)分别对应于主装置50与记忆装置100。为了便于理解，假设所述唤醒事件包括来自主装置50的一读取指令，但本发明不限于此。56.于步骤s31中，存储器控制器110(例如：运行着恢复isp载入器116l的微处理器112)可通过控制逻辑电路114发送一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取紧急isp码116c。57.于步骤s32中，存储器控制器110可通过控制逻辑电路114取得紧急isp码116c，尤其，将紧急isp码116c载入至随机存取存储器116。58.于步骤s33中，存储器控制器110(例如：运行着紧急isp码116c的微处理器112)可通过控制逻辑电路114发送另一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取数据，诸如对应于所述读取指令的数据。59.于步骤s34中，存储器控制器110可通过控制逻辑电路114取得步骤s33中所述的所述数据，尤其，将所述数据缓冲于随机存取存储器116中的一数据缓冲器。60.于步骤s35中，存储器控制器110可通过传输接口电路118输出所述数据，诸如缓冲于所述数据缓冲器中的所述数据。61.于步骤s36中，存储器控制器110(例如：运行着恢复isp载入器116l的微处理器112)可通过控制逻辑电路114发送又一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取所述群isp码122c中的上述其它isp码。62.于步骤s37中，忆体控制器110可通过控制逻辑电路114取得步骤s36中所述的其它isp码，尤其，将上述其它isp码载入至随机存取存储器116。63.图4绘示图2所示方法于本发明另一实施例中的一存取控制方案。相较于图3所示存取控制方案，本实施例的紧急isp码116c可内建于(embeddedin)恢复isp载入器116l，且可于休眠的期间保留于保留区116r中，其中保留区116r可略为扩大，而步骤s31与s32可被省略，但本发明不限于此。为了简明起见，于本实施例中类似的内容在此不重复赘述。64.依据某些实施例，在紧急isp码116c内建于恢复isp载入器116l的情况下，步骤s22可于图2所示的工作流程中被省略，其中，当步骤s20的判断结果为"是"，存储器控制器110可执行步骤s24。为了简明起见，于这些实施例中类似的内容在此不重复赘述。65.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12当前第1页12
背景技术：
：：2.近年来由于存储器的技术不断地发展，各种可携式或非可携式记忆装置(例如：分别符合sd/mmc、cf、ms以及xd标准的记忆卡；又例如：分别符合ufs以及emmc标准的嵌入式(embedded)记忆装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的存储器的存取控制遂成为相当热门的议题。3.以常用的nand型闪存而言，其主要可区分为单阶细胞(singlelevelcell,slc)与多阶细胞(multiplelevelcell,mlc)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memorycell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆细胞的晶体管的存储能力可被充分利用，其采用较高的电压来驱动，以通过不同的电压位准在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于nand型闪存的相关产业而言，是非常好的消息。4.相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保记忆装置对闪存的存取控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。5.依据相关技术，有了这些管理机制的记忆装置还是有不足的地方。例如，所述记忆装置可进入一省电模式以节省电源，且可于被存取时重新载入庞大且复杂的程序代码，使所述记忆装置暂时没有响应，这可导致整体效能变差。因此，需要一种新颖的方法及相关架构，以在没有副作用或较不可能带来副作用的状况下解决相关技术的问题。技术实现要素：6.本发明的一目的在于提供一种用来进行恢复管理的方法以及相关设备(apparatus)诸如一记忆装置、其控制器以及一电子装置，以解决上述的问题。7.本发明至少一实施例提供一种用来进行恢复管理的方法，其中所述方法是应用于一记忆装置的一控制器。所述记忆装置可包括所述控制器与所述非挥发性存储器，且所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述方法可包括：利用一开机载入器(bootloader)载入一群系统内编程(in-systemprogramming,isp)码，其中所述控制器包括一随机存取存储器，而所述群系统内编程码是被载入至所述随机存取存储器；将包括一恢复系统内编程载入器(resumeisploader)的待保留信息存储于所述随机存取存储器的一保留区(retentionregion)中，以供于休眠的期间被保留(retain)；判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，控制所述记忆装置开始休眠；于开始休眠以后，判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。8.除了上述方法外，本发明还提供一种记忆装置，且所述记忆装置包括一非挥发性存储器以及一控制器。所述非挥发性存储器是用来存储信息，其中所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述控制器是耦接至所述非挥发性存储器，且所述控制器是用来控制所述记忆装置的操作。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置(hostdevice)的多个主装置指令(hostcommand)控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。所述控制器还包括一随机存取存储器，且所述随机存取存储器是用来存储信息，其中所述随机存取存储器包括一保留区。举例来说，所述控制器利用一开机载入器载入一群系统内编程码，其中所述群系统内编程码是被载入至所述随机存取存储器；所述控制器将包括一恢复系统内编程载入器的待保留信息存储于所述随机存取存储器的所述保留区中，以供于休眠的期间被保留；所述控制器判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，所述控制器控制所述记忆装置开始休眠；于开始休眠以后，所述控制器判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，所述控制器执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及所述控制器执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。9.依据某些实施例，本发明还提供相关的电子装置。所述电子装置可包括上述记忆装置，且可还包括：所述主装置，耦接至所述记忆装置。所述主装置可包括：至少一处理器，用来控制所述主装置的操作；以及一电源供应电路，耦接至所述至少一处理器，用来提供电源给所述至少一处理器以及所述记忆装置。另外，所述记忆装置可提供存储空间给所述主装置。10.除了上述方法外，本发明还提供一种记忆装置的控制器，其中所述记忆装置包括所述控制器以及一非挥发性存储器。所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器。所述控制器还包括一随机存取存储器，且所述随机存取存储器是用来存储信息，其中所述随机存取存储器包括一保留区。举例来说，所述控制器利用一开机载入器载入一群系统内编程码，其中所述群系统内编程码是被载入至所述随机存取存储器；所述控制器将包括一恢复系统内编程载入器的待保留信息存储于所述随机存取存储器的所述保留区中，以供于休眠的期间被保留；所述控制器判断是否开始休眠，且产生一判断结果，其中所述判断结果指出是否开始休眠；因应所述判断结果，所述控制器控制所述记忆装置开始休眠；于开始休眠以后，所述控制器判断是否发生任何唤醒事件；于发生所述任何唤醒事件以后，所述控制器执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作，其中所述第一系统内编程码是通过所述恢复系统内编程载入器来取得；以及所述控制器执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。11.本发明所提出的方法以及相关设备能确保所述记忆装置能在各种状况下妥善地操作，其中上述相关设备例如：所述控制器、所述记忆装置、所述电子装置等。另外，通过执行所述第一系统内编程码以开始进行所述第一操作，本发明所提出的方法以及相关设备可确保所述主装置与所述记忆装置之间的实时响应，以提升整体效能。附图说明12.图1为依据本发明一实施例的一电子装置的示意图。13.图2为依据本发明一实施例的一种用来进行恢复管理的方法的流程图。14.图3绘示图2所示方法于本发明一实施例中的一存取控制方案。15.图4绘示图2所示方法于本发明另一实施例中的一存取控制方案。16.其中，附图标记说明如下：17.10ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ电子装置18.50ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ主装置19.52ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ处理器20.54ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ电源供应电路21.100ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ记忆装置22.110ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ存储器控制器23.112ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ微处理器24.112mꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ只读存储器25.112cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ程序代码26.114ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ控制逻辑电路27.116ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ随机存取存储器28.116rꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ保留区29.116lꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ恢复isp载入器30.116cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ紧急isp码31.118ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ传输接口电路32.120ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ非挥发性存储器33.122-1、122-2、…122-nꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ非挥发性存储器组件34.122cꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀisp码35.s10、s12、s14、s16、s18、36.s20、s22、s24、s26ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ步骤37.s31、s32、s33、s34、s35、38.s36、s37ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ步骤具体实施方式39.图1为依据本发明一实施例的一种电子装置10的示意图，其中电子装置10可包括一主装置(hostdevice)50与一记忆装置100。主装置50可包括至少一处理器(例如一或多个处理器)，其可统称为处理器52，且可还包括一电源供应电路54，耦接至处理器52。处理器52是用来控制主装置50的运作，而电源供应电路54是用来提供电源给处理器52以及记忆装置100，并输出一或多个驱动电压至记忆装置100。记忆装置100可用来提供存储空间给主装置50，且可从主装置50取得所述一或多个驱动电压作为记忆装置100的电源。主装置50的例子可包括(但不限于)：多功能移动电话(multifunctionalmobilephone)、可穿戴装置(wearabledevice)、平板计算机(tablet)、以及个人计算机(personalcomputer)诸如桌面计算机及膝上型计算机。记忆装置100的例子可包括(但不限于)：可携式记忆装置(诸如符合sd/mmc、cf、ms或xd标准的记忆卡)、固态硬盘(solidstatedrive,ssd)、以及分别符合ufs与emmc标准的各种嵌入式(embedded)记忆装置。依据本实施例，记忆装置100可包括一控制器诸如存储器控制器110，且可还包括一非挥发性(non-volatile,nv)存储器120，其中所述控制器是用来控制记忆装置100的运作并存取(access)非挥发性存储器120，且非挥发性存储器120是用来存储信息。非挥发性存储器120可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)，诸如多个非挥发性存储器组件122-1、122-2、…与122-n，其中符号"n"可代表大于一的正整数。例如：非挥发性存储器120可为一闪存(flashmemory)，而所述多个非挥发性存储器组件122-1、122-2、…与122-n可为多个闪存芯片(flashmemorychip)或多个闪存裸晶(flashmemorydie)，但本发明不限于此。40.如图1所示，存储器控制器110可包括处理电路诸如微处理器112、存储单元诸如只读存储器(readonlymemory,rom)112m、控制逻辑电路114、随机存取存储器(randomaccessmemory,ram)116、以及传输接口电路118，其中以上组件可通过总线彼此耦接。随机存取存储器116是以静态随机存取存储器(staticram,sram)来实施，但本发明不限于此。随机存取存储器116可用来提供内部存储空间给存储器控制器110。例如，随机存取存储器116可用作一缓冲存储器来缓冲数据。另外，本实施例的只读存储器112m是用来存储一程序代码112c，而微处理器112则用来执行程序代码112c以控制对非挥发性存储器120的存取。请注意，在某些例子中，程序代码112c可被存储于随机存取存储器116或任何形式的存储器内。此外，控制逻辑电路114中的一数据保护电路(未显示)可保护数据及/或进行错误更正，而传输接口电路118可符合一特定通信标准(诸如串行高级技术附件(serialadvancedtechnologyattachment,sata)标准、通用串行总线(universalserialbus,usb)标准、快捷外设互联(peripheralcomponentinterconnectexpress,pcie)标准、嵌入式多媒体记忆卡(embeddedmultimediacard,emmc)标准、或通用闪存存储(universalflashstorage,ufs)标准)，且可依据所述特定通信标准进行通信。41.于本实施例中，主装置50可通过传送主装置指令(hostcommand)与对应的逻辑地址给存储器控制器110来存取记忆装置100。存储器控制器110接收所述多个主装置指令与所述多个逻辑地址，并将所述多个主装置指令转译成存储器运作指令(可简称为运作指令)，再以所述多个运作指令控制非挥发性存储器120以对非挥发性存储器120当中的具有实体地址的记忆单位(memoryunit)(例如数据页(page))进行读取(read)、写入(write)/编程(program)等，其中所述多个实体地址对应于所述多个逻辑地址。42.在主装置50没有对记忆装置100进行任何存取操作的情况下，例如，因应记忆装置100处于闲置状态的时间达到一预定时间、或因应来自主装置50的一预定信号的触发，存储器控制器110可暂时停止供电给存储器控制器110的大部分的内部组件，且可持续供电给随机存取存储器116中的一保留区(retentionregion)116r，以供存储记忆装置100的重要信息(例如一或多个表诸如一系统信息表与一地址映射表、多个变量等)作为保留信息。43.图2为依据本发明一实施例的一种用来进行恢复管理的方法的流程图。所述方法可应用于图1所示架构(例如电子装置10、记忆装置100、存储器控制器110等)，且可由记忆装置100的存储器控制器110来执行。44.于步骤s10中，存储器控制器110开始进行初始化，尤其，开始执行程序代码112c。例如程序代码112c可包括一或多个程序模块，以供进行记忆装置100的基本控制。45.于步骤s12中，存储器控制器110利用一开机载入器(bootloader)载入一群系统内编程(in-systemprogramming，简称isp)码122c，尤其，将所述群isp码122c从非挥发性存储器120(例如非挥发性存储器组件122-1)载入至随机存取存储器116，以使记忆装置100具备各种功能，其中程序代码112c中的所述一或多个程序模块可包括所述开机载入器，但本发明不限于此。举例来说，用来存储所述群isp码122c的位置可予以变化，尤其，可为多个非挥发性存储器组件122-1、122-2、…与122-n中的一或多个。依据本实施例，所述群isp码122c可包括关于存取(例如读取、写入及抹除)的多个程序模块，诸如一读取操作模块、一查表模块、一读取刷新(readrefresh)模块、一读取回收(readreclaim)模块、一读取垃圾收集(readgarbagecollection)模块、以及一不可更正错误更正码(uncorrectableerrorcorrectioncode，uecc)模块，以供分别进行读取、查表、读取刷新、读取回收、于读取期间的垃圾收集、以及针对uecc错误的错误处置，其中上列六个模块中之后四个模块可以是关于错误处置，但本发明不限于此。于某些实施例中，所述群isp码122c可予以变化。46.于步骤s14中，存储器控制器110将包括一恢复isp载入器(resumeisploader)116l的待保留信息存储于随机存取存储器116的保留区116r中，以供于休眠(sleep)的期间被保留(retain)。基于图1所示架构，上述休眠可代表一特殊类型的暂停(suspend)，尤其，对应于局部(partial)信息保留的暂停。例如，在休眠的期间，存储器控制器110可于保留区116r中保留恢复isp载入器116l、所述一或多个表、所述多个变量等，且可暂时停止供电给随机存取存储器116中的其它区以容许所述群isp码122c中的大部分的isp码从随机存取存储器116消失。47.于步骤s16中，存储器控制器110判断是否开始休眠，尤其，产生一判断结果，其中所述判断结果指出是否开始休眠。如果是(例如：因应记忆装置100处于所述闲置状态的时间达到所述预定时间)，存储器控制器110可因应所述判断结果控制记忆装置100开始休眠，尤其，暂时停止供电给存储器控制器110的上述大部分的内部组件，且接着执行步骤s20以判断是否停止休眠；如果否，存储器控制器110可执行步骤s18。48.于步骤s18中，存储器控制器110控制记忆装置100进行一或多个操作，尤其，因应一或多个主装置指令(例如读取指令、写入指令等)进行所述一或多个操作(例如读取操作、写入操作等)。49.于步骤s20中，在休眠的期间，存储器控制器110判断是否发生任何唤醒事件(于图2中标示"唤醒"，以求简明)。如果是(例如：传输接口电路118收到来自主装置50的任何指令)，存储器控制器110可触发存储器控制器110供电给存储器控制器110的上述大部分的内部组件，连同随机存取存储器116中的上述其它区，且接着执行步骤s22；如果否，存储器控制器110可执行步骤s20以继续等待。例如，存储器控制器110可利用传输接口电路118来侦测所述唤醒事件诸如来自主装置50的任何指令，而传输接口电路118可因应所述唤醒事件来触发存储器控制器110供电给存储器控制器110的上述大部分的内部组件，连同随机存取存储器116中的上述其它区，以唤醒记忆装置100，其中存储器控制器110可供电给随机存取存储器116中的上述其它区，使随机存取存储器116正常地存储信息，以避免后续载入至随机存取存储器116(尤其，上述其它区)的信息遗失，但本发明不限于此。于某些实施例中，存储器控制器110可利用传输接口电路118中的一物理层(physicallayer，phy)电路来侦测所述唤醒事件。50.于步骤s22中，存储器控制器110执行恢复isp载入器116l以载入所述群isp码122c中的一紧急isp码116c。紧急isp码116c的大小可以很小，例如16kb(kilobytes；千字节)或8kb。因此，载入紧急isp码116c可立即完成。51.于步骤s24中，存储器控制器110执行紧急isp码116c以开始进行一紧急操作，诸如记忆装置100于唤醒以后的第一个操作。例如，所述紧急操作可代表一读取操作，且紧急isp码116c可代表所述读取操作模块，其中为了便于理解，主装置50与记忆装置100可分别为多功能移动电话与安装于其内的嵌入式记忆装置，但本发明不限于此。于某些实施例中，所述紧急操作可包括其它类型的操作，且紧急isp码116c可包括对应的程序模块，其中依据所述唤醒事件诸如上述任何指令，恢复isp载入器116l可从所述多个程序模块选择对应于这个指令的某一程序模块作为紧急isp码116c，但本发明不限于此。52.于步骤s26中，存储器控制器110执行恢复isp载入器116l以载入所述群isp码122c中的其它isp码，以使记忆装置100具备上述各种功能。53.为了更好地理解，所述方法可用图2所示的工作流程来说明，但本发明不限于此。依据某些实施例，一个或多个步骤可于图2所示的工作流程中增加、删除或修改。54.另外，存储器控制器110可因应记忆装置100处于所述闲置状态的时间达到所述预定时间来控制记忆装置100开始休眠，而所述唤醒事件可代表来自主装置50的任何指令，但本发明不限于此。于某些实施例中，存储器控制器110可因应所述预定信号的触发来控制记忆装置100开始休眠，而所述唤醒事件可代表另一预定信号。于某些实施例中，存储器控制器110可因应具有一第一逻辑状态的所述预定信号的触发来控制记忆装置100开始休眠，而所述唤醒事件可代表具有一第二逻辑状态的所述预定信号。例如，所述第一逻辑状态与所述第二逻辑状态可分别实施成为所述预定信号的一低电压位准与一高电压位准。又例如，所述第一逻辑状态与所述第二逻辑状态可分别实施成为所述预定信号的一高电压位准与一低电压位准。55.图3绘示图2所示方法于本发明一实施例中的一存取控制方案，其中主机侧(hostside)与装置侧(deviceside)分别对应于主装置50与记忆装置100。为了便于理解，假设所述唤醒事件包括来自主装置50的一读取指令，但本发明不限于此。56.于步骤s31中，存储器控制器110(例如：运行着恢复isp载入器116l的微处理器112)可通过控制逻辑电路114发送一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取紧急isp码116c。57.于步骤s32中，存储器控制器110可通过控制逻辑电路114取得紧急isp码116c，尤其，将紧急isp码116c载入至随机存取存储器116。58.于步骤s33中，存储器控制器110(例如：运行着紧急isp码116c的微处理器112)可通过控制逻辑电路114发送另一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取数据，诸如对应于所述读取指令的数据。59.于步骤s34中，存储器控制器110可通过控制逻辑电路114取得步骤s33中所述的所述数据，尤其，将所述数据缓冲于随机存取存储器116中的一数据缓冲器。60.于步骤s35中，存储器控制器110可通过传输接口电路118输出所述数据，诸如缓冲于所述数据缓冲器中的所述数据。61.于步骤s36中，存储器控制器110(例如：运行着恢复isp载入器116l的微处理器112)可通过控制逻辑电路114发送又一读取操作指令至非挥发性存储器120，以控制非挥发性存储器120读取所述群isp码122c中的上述其它isp码。62.于步骤s37中，忆体控制器110可通过控制逻辑电路114取得步骤s36中所述的其它isp码，尤其，将上述其它isp码载入至随机存取存储器116。63.图4绘示图2所示方法于本发明另一实施例中的一存取控制方案。相较于图3所示存取控制方案，本实施例的紧急isp码116c可内建于(embeddedin)恢复isp载入器116l，且可于休眠的期间保留于保留区116r中，其中保留区116r可略为扩大，而步骤s31与s32可被省略，但本发明不限于此。为了简明起见，于本实施例中类似的内容在此不重复赘述。64.依据某些实施例，在紧急isp码116c内建于恢复isp载入器116l的情况下，步骤s22可于图2所示的工作流程中被省略，其中，当步骤s20的判断结果为"是"，存储器控制器110可执行步骤s24。为了简明起见，于这些实施例中类似的内容在此不重复赘述。65.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
