技术特征：
1.一种存储装置，其包括：
命令接口，其被配置成从主机装置接收写入命令；以及
写入均衡wl电路，其被配置成：
从所述命令接口接收所述写入命令；
从所述主机装置接收数据选通dqs信号；
从所述主机装置接收时钟信号；
使用相位检测器比较所述dqs信号和所述时钟信号的相位；
基于所述写入命令生成内部写入信号iws；以及
至少部分地基于经比较的相位和所述iws输出写入均衡操作的捕获结果的指示。
2.根据权利要求1所述的存储装置，其中所述wl电路包括锁存器，其中生成所述iws包括将所述写入命令锁存在所述锁存器中。
3.根据权利要求2所述的存储装置，其中所述wl电路包括命令解码器，并且其中所述生成所述iws包括：
使用所述命令解码器解码锁存的写入命令；以及
至少部分地基于经解码的写入命令输出所述iws。
4.根据权利要求2所述的存储装置，其中所述wl电路包括：
第一输入缓冲器，其被配置成通过命令地址总线缓冲来自所述主机装置的所述写入命令并将经缓冲的写入命令输出到所述锁存器的数据输入；以及
第二输入缓冲器，其被配置成缓冲来自所述主机装置的所述时钟信号，并将所述经缓冲的时钟信号输出到所述锁存器的时钟输入，以使得能够在所述锁存器中锁存所述写入命令。
5.根据权利要求4所述的存储装置，其中所述wl电路包括延迟器，所述延迟器被配置成延迟所述经缓冲的写入命令以使所述wl电路中的所述写入命令的路径的时序与所述时钟的路径匹配。
6.根据权利要求1所述的存储装置，其中所述写入均衡操作的所述捕获结果的所述指示至少部分基于所述iws和所述相位检测器的输出的与运算。
7.根据权利要求1所述的存储装置，其中所述wl电路包括：
第一输入缓冲器，其被配置成接收并缓冲来自所述主机装置的所述时钟信号，并将所述经缓冲的时钟信号发送到所述相位检测器；以及
第二缓冲器，其被配置成接收和缓冲来自所述主机装置的所述dqs信号并将所述经缓冲的dqs信号发送到所述相位检测器。
8.根据权利要求7所述的存储装置，其中所述wl电路包括被配置成延迟所述经缓冲的时钟信号以匹配所述经缓冲的dqs信号的路径的路径匹配电路。
9.根据权利要求1所述的存储装置，其中所述wl电路包括被配置成延迟所述经缓冲的dqs信号以匹配所述经缓冲的时钟信号的路径的路径匹配电路。
10.一种方法，其包括：
接收存储装置的第一写入均衡操作之后是否将跟随有第二写入均衡操作的指示；
基于确定所述第一写入均衡操作之后将跟随有所述第二写入均衡操作，使用相对粗略的外部写入均衡电路；以及
基于确定所述第一写入均衡操作之后将不跟随有所述第二写入均衡操作，使用相对精细的外部写入均衡电路。
11.根据权利要求10所述的方法，其中所述指示包括所述存储装置的模式寄存器中的设定。
12.根据权利要求11所述的方法，其中所述指示包括所述模式寄存器中的所述设定，所述设定指示将以外部写入均衡作为所述第一写入均衡操作且以内部写入均衡操作作为所述第二写入均衡操作来执行写入均衡。
13.根据权利要求10所述的方法，其中所述第一写入均衡操作包括被配置成在所述存储装置的引脚处将时钟和数据选通对准的外部写入均衡引脚。
14.根据权利要求10所述的方法，其中使用所述相对粗略的外部写入均衡电路包括基于所述第一写入均衡操作调整数据选通dqs信号。
15.根据权利要求10所述的方法，其中使用所述相对精细外部写入均衡电路包括基于所述第一写入均衡操作来调整数据选通dqs信号。
16.根据权利要求10所述的方法，其中第二写入均衡操作包括被配置成将内部写入信号的启动进行移位的内部写入均衡。
17.一种存储装置，其包括：
写入均衡wl电路，其被配置成相对于从主机装置接收的时钟将从所述主机装置接收的数据选通dqs进行移位，其中所述wl电路包括：
内部写入信号iws电路，其被配置成使用接收到的写入命令来生成iws；以及
外部写入均衡电路，其包括：
dqs输入，其被配置成从所述主机装置接收所述dqs；
时钟输入，其被配置成从所述主机装置接收所述时钟；
相位检测器，其被配置成输出用以指示所述dqs和所述时钟之间的相位差的相位信号；以及
与门，其被配置成对所述相位信号和所述iws执行与运算。
18.根据权利要求17所述的存储装置，其中所述dqs输入包括dqs输入缓冲器，且所述时钟输入包括时钟输入缓冲器。
19.根据权利要求18所述的存储装置，其中所述外部写入均衡电路包括被配置成将所述dqs输入缓冲器与所述相位检测器之间的第一路径与所述时钟输入缓冲器与所述相位检测器之间的第二路径进行匹配的路径匹配电路。
20.根据权利要求17所述的存储装置，其中所述iws电路包括：
锁存器，其被配置成锁存所述接收到的写入命令；以及
命令解码器，其被配置成对所述接收到的写入命令进行解码并输出所述iws。
技术总结
本申请涉及用于存储装置的写入均衡。一种存储装置包含被配置成从命令接口接收写入命令的写入均衡电路。所述写入均衡电路还从主机装置(例如处理器)接收数据选通DQS信号并且从所述主机装置接收时钟信号。所述写入均衡电路还使用相位检测器来比较所述DQS信号和所述时钟信号的相位。所述写入均衡电路还基于所述写入命令生成内部写信号IWS，并至少部分地基于经比较的相位和所述IWS输出写入均衡操作的捕获结果。
技术研发人员：D·B·彭妮;G·L·霍韦
受保护的技术使用者：美光科技公司
技术研发日：2020.11.18
技术公布日：2021.08.13
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
