一种用于STT-MRAM中的写电路的制作方法

技术特征：

1.一种用于stt-mram中的写电路，其特征在于，包括：

写控制逻辑电路，输入端分别连接写使能端和数据输入端，用于对输入数据的写入控制；

电流增强电路，输入端分别与所述写控制逻辑电路的输出端以及所述写使能端连接，输出端用于连接存储阵列，所述电流增强电路能够增强所述存储阵列的写入电流。

2.根据权利要求1所述的用于stt-mram中的写电路，其特征在于，所述电流增强电路包括：

mos管逻辑电路、第一开关管、第二开关管、第三开关管和第四开关管，所述第一开关管、第二开关管、第三开关管和第四开关管的控制端均与所述mos管逻辑电路的输出端连接，所述第一开关管的第一端和第三开关管的第一端均连接电源端，所述第一开关管的第二端和第二开关管的第一端连接，所述第二开关管的第二端和第四开关管的第二端均连接信号地，所述第三开关管的第二端连接所述第四开关管的第一端，所述mos管逻辑电路的输入端分别连接所述写使能端和所述写控制逻辑电路的输出端，所述第一开关管与所述第二开关管的连接端以及所述第三开关管与所述第四开关管的连接端均作为所述电流增强电路的输出端，所述电流增强电路的输出端还连接所述写控制逻辑电路的输出端；

所述mos管逻辑电路用于分别控制所述第一开关管、第二开关管、第三开关管和第四开关管的开关。

3.根据权利要求2所述的用于stt-mram中的写电路，其特征在于，所述mos管逻辑电路包括：第一或门、第一与门、第二或门和第二与门，所述第一或门的第一输入端分别连接所述写使能端以及所述第二或门的第一输入端，所述第一或门的第二输入端分别连接所述写控制逻辑电路的第一输出端以及所述第一与门的第一输入端，所述第一与门的第二输入端连接所述写使能端，所述第二或门的第二输入端分别连接所述写控制逻辑电路的第二输出端和所述第二与门的第一输入端，所述第二与门的第二输入端连接所述写使能端，所述第一或门的输出端连接所述第一开关管的控制端，所述第一与门的输出端连接所述第二开关管的控制端，所述第二或门的输出端连接所述第三开关管的控制端，所述第二与门的输出端连接所述第四开关管的控制端；

与所述第一或门的第一输入端以及第二或门的第一输入端连接的写使能端的信号均为所述写使能端经过第一非门之后的信号；

所述写控制逻辑电路的第一输出端连接所述存储阵列的源线，所述写控制逻辑电路的第二输出端连接所述存储阵列的位线。

4.根据权利要求3所述的用于stt-mram中的写电路，其特征在于，所述写控制逻辑电路包括：第一非门、第二非门、第三非门、第四非门、第五非门、第六非门、第三或门和第四或门，所述第一非门的输入端连接所述写使能端，所述第一非门的输出端连接所述第三或门的第一输入端，所述第二非门的输入端连接所述数据输入端，所述第二非门的输出端分别连接所述第三或门的第二输入端和第四或门的第一输入端，所述第四或门的第二输入端连接所述数据输入端，所述第三或门的输出端连接所述第三非门的输入端，所述第三非门的输出端连接所述第四非门的输入端，所述第四非门的输出端为所述写控制逻辑电路的第一输出端，所述第四或门的输出端连接所述第五非门的输入端，所述第五非门的输出端连接所述第六非门的输入端，所述第六非门的输出端为所述写控制逻辑电路的第二输出端。

5.根据权利要求2所述的用于stt-mram中的写电路，其特征在于，所述第一开关管和第二开关管包括p型mos管，所述第三开关管和第四开关管包括n型mos管。

6.根据权利要求1所述的用于stt-mram中的写电路，其特征在于，所述存储阵列包括第一隔离开关管、第二隔离开关管、列选择器和多列存储单元，所述第一隔离开关管的控制端和所述第二隔离开关管的控制端连接，所述第一隔离开关管的第一端为所述存储阵列的位线，用于连接所述电流增强电路的输出端，所述第一隔离开关管的第二端连接所述存储单元，所述第二隔离开关管的第一端为所述存储阵列的源线，用于连接所述电流增强电路的输出端，所述第二隔离开关管的第二端连接所述存储单元，多列存储单元均与所述列选择器连接，且多列存储单元还分别连接所述写使能端。

7.根据权利要求6所述的用于stt-mram中的写电路，其特征在于，每列存储单元与所述列选择器之间均通过第三与门连接。

8.根据权利要求7所述的用于stt-mram中的写电路，其特征在于，每列存储单元的两端与所述第三与门之间均通过列选信号晶体管连接。

9.根据权利要求8所述的用于stt-mram中的写电路，其特征在于，每列存储单元均包括磁隧道结和与所述磁隧道结的一端连接的存储晶体管，所述磁隧道结的另一端连接列选信号晶体管，每个所述存储晶体管的控制端均连接字线。

技术总结
本发明涉及存储器读写电路技术领域，具体公开了一种用于STT‑MRAM中的写电路，其中，包括：写控制逻辑电路，输入端分别连接写使能端和数据输入端，用于对输入数据的写入控制；电流增强电路，输入端分别与所述写控制逻辑电路的输出端以及所述写使能端连接，输出端用于连接存储阵列，所述电流增强电路能够增强所述存储阵列的写入电流。本发明提供的用于STT‑MRAM中的写电路，通过电流增强电路能够可控的增强写入电流，同时通过电流增强电流提供的额外写入电流能够被控制在一定范围内，避免过高的写入电流击穿存储阵列中的磁隧道结器件，同时在不增加额外端口的情况下，降低了电路的复杂度。

技术研发人员：程学农;李学明;姜岩峰;张光军
受保护的技术使用者：中电海康无锡科技有限公司
技术研发日：2021.03.10
技术公布日：2021.05.28