用于行动内存的测试装置以及测试方法与流程

[0001]
本发明涉及一种测试装置以及测试方法，且特别是涉及一种能够对多个待测内存芯片进行测试的内存测试装置以及内存测试方法。


背景技术：

[0002]
一般来说，内存测试装置是利用单一个主板对至少一个待测内存芯片进行测试。为了能够对多个待测内存芯片进行测试，测试装置会由一测试主机同时对多个待测内存芯片进行测试。基于内存芯片的需求量大增，测试装置需要进一步加快对多个待测内存芯片的测试产出量(throughput)，并且还能够用不同的测试条件同时对多个待测内存芯片进行测试。上述需求是本领域技术人员努力研究的课题之一。


技术实现要素：

[0003]
本发明提供一种内存测试装置以及内存测试方法，能够加快对多个待测内存芯片的测试产出量，并且能够用不同的测试条件同时对多个待测内存芯片进行自动测试。
[0004]
本发明的内存测试装置用以对多个待测内存芯片进行测试。内存测试装置包括主机以及多个测试板。主机经配置以提供多个测试流程。多个测试板分别耦接于主机以接收所述多个测试流程，并储存所述多个测试流程。所述多个待测内存芯片以一对一方式或多对一方式被对应设置在所述多个测试板上。各所述多个测试板包括至少一应用处理器。所述至少一应用处理器分別以一对一方式与所述多个待测内存芯片中的对应待测内存芯片直接连接。所述至少一应用处理器是精简指令集处理器。被启动后的各所述多个测试板的所述至少一应用处理器接收储存在对应测试板上的所述多个测试流程的至少其中之一，并基于所述多个测试流程的至少其中之一对对应待测内存芯片进行测试。
[0005]
本发明的内存测试方法用以由内存测试装置对多个待测内存芯片进行测试。内存测试装置包括多个测试板。各所述多个测试板包括至少一应用处理器。所述至少一应用处理器是精简指令集处理器。内存测试方法包括：由所述多个测试板储存多个测试流程；将所述多个待测内存芯片以一对一方式或多对一方式对应设置在多个测试板上，使得各所述至少一应用处理器以一对一方式与所述多个待测内存芯片中的对应待测内存芯片直接连接；以及由被启动后的各所述多个测试板的所述至少一应用处理器接收储存在对应测试板上的多个测试流程的至少其中之一，并基于所述多个测试流程的至少其中之一对对应待测内存芯片进行测试。
[0006]
基于上述，本发明的内存测试装置以及内存测试方法使待测内存芯片以一对一方式或多对一方式被对应设置在多个测试板上，并且应用处理器以一对一方式与对应的待测内存芯片直接连接。因此，应用处理器会直接对对应的待测内存芯片进行一对一测试。如此一来，本发明能够加快对多个待测内存芯片的测试产出量，并且能够由不同的测试条件同时对多个待测内存芯片进行自动测试。
[0007]
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式
作详细说明如下。
附图说明
[0008]
图1是依据本发明一实施例所绘示的内存测试装置的装置示意图；
[0009]
图2是依据本发明一实施例所绘示的内存测试方法的方法流程图；
[0010]
图3是依据本发明一实施例所绘示的主机的示意图；
[0011]
图4是依据本发明一实施例所绘示的测试板的示意图；
[0012]
图5是依据本发明一实施例所绘示的另一内存测试方法的方法流程图。
[0013]
附图标记说明
[0014]
100：内存测试装置；
[0015]
110：主机；
[0016]
111：操作系统；
[0017]
112：写入工具；
[0018]
113：数据库；
[0019]
120_1～120_n：测试板；
[0020]
121_1～121_n：应用处理器；
[0021]
122_1：储存电路；
[0022]
123_1：测试电源供应器；
[0023]
124_1：适配器；
[0024]
1231：电源管理控制器；
[0025]
1232：电压调节器；
[0026]
130：分类机；
[0027]
add：测试地址；
[0028]
cmd：测试命令；
[0029]
cs：控制讯号；
[0030]
dp_1：驱动电源；
[0031]
dat1、dat2：数据；
[0032]
dut_1～dut_n：待测内存芯片；
[0033]
ep：外部电源；
[0034]
ti_1～ti_n：测试信息；
[0035]
tp01～tp40：测试流程；
[0036]
s100、s200：内存测试方法；
[0037]
s110～s130：步骤；
[0038]
s201～s212：步骤；
[0039]
vdd1、vdd2、vddq：测试电源。
具体实施方式
[0040]
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
[0041]
请参考图1，图1是依据本发明一实施例所绘示的内存测试装置的装置示意图。在本实施例中，内存测试装置100适用于对待测内存芯片dut_1～dut_n进行测试。内存测试装置100包括主机110以及测试板120_1～120_n。主机110例如可提供40个测试流程tp01～tp40(本发明并不以测试流程的数量为限)。主机110可以是任意形式的中控电子装置，例如是具有操作接口的工业计算机、笔记本电脑或个人计算机。在本实施例中，待测内存芯片dut_1～dut_n分别是应用于行动电子装置的动态随机存取内存(dynamic random access memory，dram)芯片。进一步地，待测内存芯片dut_1～dut_n分别是被封装完成的低功耗双倍数据速率(low power double data rate，lpddr)动态随机存取内存芯片，例如是lpddr4、lpddr4x、lpddr5或更高规格的动态随机存取内存芯片。在本实施例中，n可以是大于2的任意整数(如，128或256)。
[0042]
在本实施例中，测试板120_1～120_n分别耦接于主机110。测试板120_1～120_n分别接收来自于主机110的测试流程tp01～tp40，并且分别储存测试流程tp01～tp40。在本实施例中，待测内存芯片dut_1～dut_n以一对一方式或多对一方式被对应设置在测试板120_1～120_n上。举例来说，测试板120_1～120_n可经由任意形式的通信接口(如，usb、uart、wifi等)与主机110进行通讯。待测内存芯片dut_1被设置在测试板120_1上。待测内存芯片dut_2被设置在测试板120_2上，依此类推。
[0043]
在本实施例中，测试板120_1～120_n各包括应用处理器(application processor)121_1～121_n。应用处理器121_1～121_n与对应的待测内存芯片dut_1～dut_n直接连接。举例来说，在测试板120_1上，应用处理器121_1直接连接至待测内存芯片dut_1。在测试板120_2上，应用处理器121_2直接连接至待测内存芯片dut_2，依此类推。在本实施例中，应用处理器121_1～121_n会接收储存在对应的测试板120_1～120_n的测试流程tp01～tp40的至少其中之一，并基于所接收到的测试流程tp01～tp40的至少其中之一对对应的待测内存芯片dut_1～dut_n进行测试。在本实施例中，应用处理器121_1～121_n是符合各种版本的精简指令集(reduced instruction set computer，risc/risc-v)的处理器(如，arm处理器)。
[0044]
举例来说，应用处理器121_1会接收储存在测试板120_1的测试流程tp01～tp20，并依据测试流程tp01～tp20对待测内存芯片dut_1进行测试。应用处理器121_2会接收储存在测试板120_2的测试流程tp01～tp20，并依据测试流程tp01～tp20对待测内存芯片dut_2进行测试。而应用处理器121_n会接收储存在测试板120_n的测试流程tp30～tp40，并依据测试流程tp30～tp40对待测内存芯片dut_n进行测试。
[0045]
在此值得一提的是，待测内存芯片dut_1～dut_n以一对一方式被对应设置在测试板120_1～120_n上。分别设置在测试板120_1～120_n上的应用处理器121_1～121_n以一对一方式与对应的待测内存芯片dut_1～dut_n直接连接。因此，应用处理器121_1～121_n能够直接地对对应的待测内存芯片dut_1～dut_n进行一对一测试。相较于一般的测试装置所使用的特殊应用集成电路(application specific integrated circuits，asic)或场域可编程逻辑门阵列(field programmable gate array，fpga)，本实施例的应用处理器121_1～121_n具有更高的处理效能。如此一来，内存测试装置100能够加快对待测内存芯片dut_1～dut_n的测试产出量，并且能够由不同的测试条件同时对待测内存芯片dut_1～dut_n进行自动测试。
[0046]
在本实施例中，内存测试装置100还能够由具有不同测试速度的不同测试流程对待测内存芯片dut_1～dut_n进行自动测试以获得对应于不同测试速度的测试结果。内存测试装置100还基于对应于不同测试速度的测试结果对待测内存芯片dut_1～dut_n进行分类。
[0047]
此外，应用处理器121_1～121_n是符合各种版本的精简指令集的处理器。相较于中央处理器，本实施例的应用处理器121_1～121_n的成本较低。因此，内存测试装置100的成本可以被降低。此外，由应用处理器121_1～121_n对待测内存芯片dut_1～dut_n进行测试的自动测试接近于行动装置对内存芯片的访问。
[0048]
在本实施例中，应用处理器121_1对待测内存芯片dut_1进行测试以得到测试信息ti_1，并将所得到的测试信息ti_1提供至主机110。测试信息ti_1是用以表征出待测内存芯片dut_1是否通过测试的信息。应用处理器121_2对待测内存芯片dut_2进行测试以得到测试信息ti_2，并将所得到的测试信息ti_2提供至主机110。测试信息ti_2是用以表征出待测内存芯片dut_2是否通过测试的信息，依此类推。
[0049]
在本实施例中，内存测试装置100还包括分类机130。分类机130可经由一有线或无线通信接口耦接至主机110。在本实施例中，通讯接口例如是rj45(本发明并不以此为限)。内存测试装置100可由分类机130可将待测内存芯片dut_1～dut_n以一对一方式对应设置在测试板120_1～120_n上。主机110会依据测试信息ti_1～ti_n来指示分类机130对待测内存芯片dut_1～dut_n进行分类。
[0050]
举例来说，测试信息ti_1表征出待测内存芯片dut_1通过测试(pass)。测试信息ti_2表征出待测内存芯片dut_2通过测试(pass)。而测试信息ti_n则表征出待测内存芯片dut_n没有通过测试(fail)。在测试结束后，主机110会依据测试信息ti_1、ti_2、ti_n控制分类机130。分类机130会反应于主机110的控制将待测内存芯片dut_1自测试板120_1取出，并将待测内存芯片dut_1移动至第一托盘(未示出)。第一托盘是用以容置通过测试(pass)的内存模块的托盘。分类机130会将待测内存芯片dut_2自测试板120_2取出，并将待测内存芯片dut_2移动至第一托盘。分类机130会将待测内存芯片dut_n自测试板120_n取出，并将待测内存芯片dut_n移动至第二托盘(未示出)。第二托盘是用以容置没有通过测试(fail)的内存模块的托盘。
[0051]
在一些实施例中，测试板120_1～120_n的至少其中之一可以各包括多个应用处理器。在此以测试板120_1包括3个应用处理器为例。3个待测内存芯片以多对一方式对应设置在测试板120_1上。被设置在测试板120_1的3个应用处理器以一对一方式对3个待测内存芯片进行测试。举例来说，上述3个应用处理器中的第一应用处理器对3个待测内存芯片中的第一待测内存芯片进行测试。上述3个应用处理器中的第二应用处理器对3个待测内存芯片中的第二待测内存芯片进行测试。上述3个应用处理器中的第三应用处理器对3个待测内存芯片中的第三待测内存芯片进行测试。
[0052]
请同时参考图1以及图2，图2是依据本发明一实施例所绘示的内存测试方法的方法流程图。在本实施例中，内存测试方法s100可适用于内存测试装置100。在步骤s110中，测试板120_1～120_n分别接收测试流程tp01～tp40。在没有新增的测试流程被产生的情况下，步骤s110可以不用再执行。一旦有新增的测试流程被产生，主机110可依据实际的测试需求再执行步骤s110，使得将新增的测试流程提供至测试板120_1～120_n。在步骤s120中，
将待测内存芯片dut_1～dut_n以一对一方式对应设置在多个测试板120_1～120_n上，或以多对一方式对应设置在多个测试板120_1～120_n的至少其中之一上，使得应用处理器121_1～121_n以一对一方式分别与对应的待测内存芯片dut_1～dut_n直接连接。步骤s110、s120的的实施细节可以由图1的相关实施例中获得足够的教示或说明，因此恕不在此重述。在步骤s130中，内存测试装置100会尝试启动测试板120_1～120_n。如果内存测试装置100获知测试板120_1～120_n的至少其中一者无法被启动，内存测试装置100会判定无法被启动的测试板是失效的(fail)而无法进行测试。顺利启动成功的测试板的应用处理器会接收储存于测试板的测试流程tp01～tp40的至少其中之一，并基于测试流程tp01～tp40的至少其中之一对对应的待测内存芯片进行测试。举例来说，以测试板120_1为例，如果测试板120_1顺利启动成功，应用处理器121_1接收储存于测试板120_1的测试流程tp01～tp20，并基于测试流程tp01～tp20对待测内存芯片dut_1进行测试。
[0053]
在此值得一提的是，在测试前，测试流程tp01～tp40会被预先储存在测试板120_1。因此，一旦测试板120_1顺利被启动，应用处理器121_1会从测试板120_1取得测试流程tp01～tp20，而不是从主机110取得测试流程tp01～tp20。如此一来，应用处理器121_1取得测试流程tp01～tp20的时间可以被缩短。
[0054]
在本实施例中，步骤s110是在步骤s120之前被执行。然本发明并不以此为限。在一些实施例中，步骤s110可以是在步骤s120、s130之间被执行。
[0055]
请同时参考图1以及图3，图3是依据本发明一实施例所绘示的主机的示意图。在本实施例中，主机110包括操作系统111以及写入工具112。操作系统111被操作以编辑测试流程tp01～tp40。写入工具112耦接于操作系统111。写入工具112被操作以先行将已编辑完成的测试流程tp01～tp40提供至测试板120_1～120_n。在本实施例中，主机110还包括数据库113。数据库113耦接于操作系统111。数据库113至少可储存已编辑完成的测试流程tp01～tp40、待测内存芯片dut_1～dut_n的测试信息ti_1～ti_n以及关联于测试信息ti_1～ti_n的统计结果。在本实施例中，数据库113可以是由一服务器或储存装置来实现。在一些实施例中，数据库113可以被设置于主机110的外部。
[0056]
请同时参考图1以及图4，图4是依据本发明一实施例所绘示的测试板的示意图。在本实施例中，测试板120_1包括应用处理器121_1、储存电路122_1以及测试电源供应器123_1。储存电路122_1耦接于主机110以及应用处理器121_1。储存电路122_1会储存来自于主机110的测试流程tp01～tp40。主机110例如是透过如图3的写入工具112将测试流程tp01～tp40写入储存电路122_1。当测试板120_1被启动后，应用处理器121_1例如从储存电路122_1接收测试流程tp01～tp20。在本实施例中，储存电路122_1可例如是闪存(flash memory)。在一些实施例中，储存电路122_1也可以由其他的内存来实现。
[0057]
举例来说，应用处理器121_1能够告知主机110对储存电路122_1进行刻录或写入的地址区块。在测试前(如图2的步骤s110)，主机110可依据应用处理器121_1的指示将测试流程tp01～tp40刻录或写入到储存电路122_1的指定地址区块(例如是闪存内的pre-loader或little kernel区块)。如此一来，在开始测试时(如图2的步骤s130)，应用处理器121_1可从储存电路122_1的指定地址区块接收到测试流程tp01～tp40的至少其中之一。
[0058]
在本实施例中，测试电源供应器123_1耦接于应用处理器121_1。测试电源供应器123_1反应于应用处理器121_1的控制对待测内存芯片dut_1提供至少一个测试电源。在本
实施例中，测试电源供应器123_1包括电源管理控制器1231以及电压调节器1232。电源管理控制器1231会依据测试流程tp01～tp20的其中之一以提供对应的控制讯号cs。电压调节器1232会依据控制讯号cs将多个测试电源(如vdd1、vdd2、vddq，本发明不限于此)的电压值调节为对应于测试流程tp01～tp20的其中之一的电压值。举例来说，在一测试期间，电源管理控制器1231依据测试流程tp01提供对应于测试流程tp01的控制讯号cs。电压调节器1232会依据控制讯号cs将多个测试电源vdd1、vdd2、vddq的电压值调节为对应于测试流程tp01的电压值，电压调节器1232还会将调节后的测试电源vdd1、vdd2、vddq提供至待测内存芯片dut_1。
[0059]
此外，在测试过程中，应用处理器121_1基于测试流程tp01～tp20的其中之一将具有对应时序的测试命令cmd、测试地址add以及数据dat1提供至待测内存芯片dut_1，并接收待测内存芯片dut_1所回馈的数据dat2。应用处理器121_1会依据数据dat2获得测试信息ti_1，并将测试信息ti_1提供到主机110。主机110会依据测试信息ti_1来判断出待测内存芯片dut_1是否通过测试。在一些实施例中，应用处理器121_1也可以依据测试信息ti_1来判断出待测内存芯片dut_1是否通过测试。
[0060]
在本实施例中，测试板120_1还包括适配器124_1。适配器124_1接收外部电源ep，并将外部电源ep转换为用以至少驱动应用处理器121_1的驱动电源dp_1。也就是说，测试板120_1～120_n的驱动电源彼此独立。
[0061]
请同时参考图1、图4以及图5，图5是依据本发明一实施例所绘示的另一内存测试方法的方法流程图。在本实施例中，内存测试方法s200可适用于内存测试装置100。本实施例的测试板以测试板120_1为例。在步骤s201中，测试板120_1会先行接收测试流程tp01～tp40，并将测试流程tp01～tp40储存至储存电路122_1。在步骤s202中，待测内存芯片dut_1被对应设置在测试板120_1上，使得应用处理器121_1与待测内存芯片dut_1直接连接。
[0062]
在步骤s203中，测试板120_1开始被启动。如果测试板120_1没有被启动成功，内存测试方法s200会进入步骤s204以判定测试板120_1失效。在另一方面，如果测试板120_1被启动成功，应用处理器121_1会在步骤s205中从储存电路122_1接收测试流程tp01～tp40中的至少其中之一。本实施例以应用处理器121_1从储存电路122_1接收测试流程tp01为例。在步骤s205中，应用处理器121_1会基于测试流程tp01获知数据dat1的供应时序、测试电源(如vdd1、vdd2、vddq，然本发明不限于此)的供应时序以及测试地址add。在步骤s206中，应用处理器121_1会基于测试流程tp01定义出测试地址add的测试地址范围。当步骤s205、s206完成后，应用处理器121_1会在步骤s207中对待测内存芯片dut_1进行测试。在本实施例中，测试地址范围的测试地址可以是连续的或分散的。
[0063]
在步骤s207中，应用处理器121_1会基于测试流程tp01对待测内存芯片dut_1的每一测试地址add进行测试。在测试中，应用处理器121_1会在每一测试地址add被测试结束后确认经测试的地址是否是测试地址范围中的最后地址(步骤s208)。如果应用处理器121_1确认目前经测试的测试地址add并不是测试地址范围中的最后地址，表示测试流程tp01还没有结束。应用处理器121_1则会在经测试的地址进行计数(步骤s209)。在另一方面，如果应用处理器121_1确认目前的测试地址add是测试地址范围中的最后地址，表示测试流程tp01结束。应用处理器121_1会获得测试信息ti_1。
[0064]
在此举例来说明，在步骤s207中，应用处理器121_1开始对待测内存芯片dut_1的
测试地址add中的第一地址进行测试，并在步骤s208中判断经测试的第一地址并不是测试地址范围中的最后地址。因此，应用处理器121_1会在步骤s209进行计数以产生计数值，并会到步骤s207以对测试地址add中的第二地址进行测试，并在步骤s208中判断经测试的第二地址也不是测试地址范围中的最后地址。因此，应用处理器121_1会在步骤s209进行计数，依此类推。在本实施例中，由此可知，经测试的地址不是测试地址范围中的最后地址的情况下，应用处理器121_1会执行步骤s207～s209的步骤循环。上述的计数的操作采递增(increment)计数。每执行一次步骤s207～s209的步骤循环，计数值会被加1。在一些测试需求下，例如是具有较大的测试地址范围或具有较长的测试时间等需求，测试流程tp01可能需要以分段方式来完成。因此，应用处理器121_1在完成测试流程tp01中的第一分段测试后获得计数值。此计数值关联于第一分段测试中的最后的经测试地址。如此一来，应用处理器121_1能够依据上述的计数值继续对进行测试流程tp01中的下一分段测试。
[0065]
在一些实施例中，计数的操作可以是采递减(decrement)计数。应用处理器121_1能够在定义出测试地址add的测试地址范围时确定出初始的计数值(例如是大于或等于测试地址范围的位数)。每执行一次步骤s207～s209的步骤循环，计数值会被减1。因此，采用递减计数方式所获得的计数值也可以关联于最后的经测试地址。
[0066]
在本实施例中，应用处理器121_1在获得测试信息ti_1后，会将测试信息ti_1提供到主机110。当待测内存芯片dut_1在步骤s210中被确认出通过测试时，主机110会在步骤s211中将待测内存芯片dut_1判定为合格。在另一方面，当待测内存芯片dut_1在步骤s210中被确认出没有通过测试时，主机110则会在步骤s212中将待测内存芯片dut_1判定为不合格。
[0067]
综上所述，本发明的内存测试装置以及内存测试方法使待测内存模块以一对一方式被对应设置在多个测试板上。测试板的应用处理器直接连接到对应的待测内存芯片。因此，在各个测试板上，应用处理器会直接对待测内存芯片进行一对一测试。如此一来，本发明能够大幅加快对多个待测内存芯片的测试产出量，并且能够由不同的测试条件同时对多个待测内存芯片进行自动测试。
[0068]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。