一种并行运算加速系统及其运行方法与流程

技术特征：
1.一种并行运算加速系统，其特征在于，所述并行运算加速系统包括：操作数缓存模块、结果缓存模块、控制模块和计算模块；其中，所述控制模块包括存取控制单元、m级并行的表达式缓存单元、m级并行的解析单元和分发单元，所述计算模块包括n级并行的计算单元，所述计算模块中n级并行的计算单元的一端与所述控制模块的分发单元的一端连接，以实现所述n级并行的计算单元接收分发单元传输的计算操作信息，所述计算模块中n级并行的计算单元的另一端分别都与所述控制模块的m级并行的表达式缓存单元连接；所述操作数缓存模块用于缓存待执行计算操作的一批操作数；所述结果缓存模块用于缓存表达式计算结果；其中，m和n都为大于或等于2的整数。2.根据权利要求1所述的并行运算加速系统，其特征在于，所述存取控制单元，用于从操作数缓存模块中读取待执行计算的操作数，还用于将控制模块中执行完全部计算操作的表达式计算结果传输至所述结果缓存模块；所述存取控制单元包括m个表达式计算结果输入端、m个存储状态信号输入端、m个操作数输出端、表达式计算结果输出端、操作数输入端和m 1个存取状态信号输出端；所述m个存储状态信号输入端，用于实现所述存取控制单元分别接收所述m级并行的表达式缓存单元的存储状态信号，所述存取控制单元根据每一级表达式缓存单元的存储状态信号判断是否向其传输一组操作数；所述m个操作数输出端，用于实现所述存取控制单元向所述m级并行的表达式缓存单元中一级或一级以上的表达式缓存单元输送操作数；所述操作数输入端，用于实现所述存取控制单元从所述操作数缓存模块读取至少一组待执行计算的操作数；所述m个表达式计算结果输入端，用于实现所述存取控制单元分别接收所述m级并行的表达式缓存单元输出的执行完全部计算操作的表达式计算结果；所述表达式计算结果输出端，用于实现所述存取控制单元将执行完全部计算操作的表达式计算结果传输至所述结果缓存模块；所述m 1个存取状态信号输出端，用于实现所述存取控制单元将其存取状态信号分别传输至m级并行的表达式缓存单元和操作数缓存模块。3.根据权利要求2所述的并行运算加速系统，其特征在于，所述m级并行的表达式缓存单元为m个并行的表达式缓存单元，所述m个并行的表达式缓存单元两两之间不存在数据和/或信号的传输，每一级表达式缓存单元内部配置有对应一级的初始计算表达式；每一级表达式缓存单元包括表达式计算结果输出端、当前计算结果输入端、存储状态信号输出端、存取状态信号输入端、操作数输入端、计算操作信息输出端和计算完成信号输入端；所述表达式计算结果输出端，与所述存取控制单元的对应一个表达式计算结果输入端连接，用于实现该一级表达式缓存单元将执行完全部计算操作的表达式计算结果传输至存取控制单元；所述当前计算结果输入端，用于实现该一级表达式缓存单元接收计算模块输出的当前计算结果；所述存储状态信号输出端，与所述存取控制单元的对应一个存储状态信号输入端连接，用于实现该一级表达式缓存单元将其存储状态信号传输至所述存取控制单元；所述存取状态信号输入端，与所述存取控制单元的对应一个存取状态信号输出端连
接，用于实现该一级表达式缓存单元接收所述存取控制单元传输的存取状态信号；所述操作数输入端，与所述存取控制单元的对应一个操作数输出端连接，用于实现该一级表达式缓存单元接收所述存取控制单元传输的操作数；所述操作数输出端，用于实现该一级表达式缓存单元向同一级的解析单元单元传输待执行计算操作的操作数；所述计算完成信号输入端，用于实现该一级表达式缓存单元接收同一级的解析单元传输的计算完成信号；其中，所述计算操作信息包括当前待执行计算的操作符和操作数、该一级表达式缓存单元的级数；所述计算完成信号是用于指示该一级表达式缓存单元的计算表达式所包含的全部计算操作已执行完毕的信号。4.根据权利要求3所述的并行运算加速系统，其特征在于，所述m级并行的解析单元为m个并行的解析单元，所述m个并行的解析单元两两之间不存在数据和/或信号传输，每一级解析单元根据对应一级的表达式缓存单元内部配置的计算表达式组织数据结构表格，并根据数据结构表格从表达式缓存单元中读取计算操作信息；每一级解析单元包括操作数输入端、计算完成信号输出端、计算操作信息输出端和计算授权信号输入端；所述操作数输入端，与同一级的表达式缓存单元的所述操作数输出端连接，用于实现该一级解析单元从同一级表达式缓存单元中读取操作数，生成计算操作信息；所述计算完成信号输出端，与同一级的表达式缓存单元的所述计算完成信号输入端连接，用于实现该一级解析单元向同一级表达式缓存单元传输计算完成信号；所述计算授权信号输入端，用于实现该一级解析单元接收分发单元输出的计算授权信号；所述计算操作信息输出端，用于实现该一级解析单元将计算操作信息传输至分发单元；其中，所述计算授权信号是指分发单元基于该一级解析单元传输的计算操作信息在存在符合目标计算单元条件的计算单元时反馈的信号，以表示计算资源申请成功；第k级表达式缓存单元为第k级解析单元的同一级的表达式缓存单元，k为小于或等于m且大于0的整数；所述符合目标计算单元条件是指该计算单元能够执行该计算操作信息且处于空闲状态，则确认为目标计算单元。5.根据权利要求4所述的并行运算加速系统，其特征在于，所述数据结构表格包括：有效标识符列，用于标识数据结构表格中每一行是否存在有效的表达式内容；单双目标识符列，用于标识操作符为单目运算符，或者为双目运算符，确定该操作符对应需要的操作数数量；操作符列，用于存储待执行的计算操作；操作标识符列，用于标识数据结构表格中每一行是否存在操作数；数据列，用于存储待执行计算操作的操作数；其中，所述有效标识符列、单双目标识符列、操作标识符列、数据列和操作符列的信息是由解析单元根据该一级表达式缓存单元内部配置的计算表达式对应配置；所述有效的表达式内容是指操作数和操作符。6.根据权利要求4所述的并行运算加速系统，其特征在于，所述n级并行的计算单元为n
个并行运算的计算单元，所述n个并行运算的计算单元两两之间不存在数据和/或信号传输，每一级计算单元被配置执行一种计算操作，每一级计算单元包括计算操作信息输入端、空闲状态信号输出端和m个当前计算结果输出端；所述计算操作信息输入端，用于实现该一级计算单元接收所述分发单元传输的计算操作信息；所述空闲状态信号输出端，用于实现该一级计算单元向所述分发单元传输空闲状态信号；所述m个当前计算结果输出端，与所述m级表达式缓存单元的m个当前计算结果输入端分别连接，用于实现该一级计算单元向当前计算结果所对应的计算操作信息所对应一级的表达式缓存单元传输计算结果；其中，所述空闲状态信号是用于表示该一级计算单元是否为空闲状态的信号；所述空闲状态是指计算单元处于能够接收待执行计算操作信息并执行相应计算操作的状态。7.根据权利要求6所述的并行运算加速系统，其特征在于，所述分发单元内部配置有每一级计算单元所对应执行的计算操作，所述分发单元包括m个计算操作信息输入端、m个计算授权信号输出端、n个空闲状态信号输入端和n个计算操作信息输出端；所述m个计算操作信息输入端，与所述m级并行的解析单元的m个计算操作信息输出端对应连接，用于实现所述分发单元分别接收m级解析单元传输的计算操作信息；所述m个计算授权信号输出端，与所述m级并行的解析单元的m个计算授权信号输入端对应连接，用于实现所述分发单元将计算授权信号传输至计算操作信息所对应一级的解析单元；所述n个空闲状态信号输入端，与所述n级并行的计算单元的n个空闲状态信号输出端对应连接，用于实现所述分发单元分别接收n级计算单元传输的n个空闲状态信号；所述n个计算操作信息输出端，与所述n级并行的计算单元的n个计算操作信息输入端对应连接，用于实现所述分发单元将计算操作信息传输至目标计算单元；其中，所述目标计算单元是指能够执行该计算操作信息且处于空闲状态的计算单元。8.一种并行运算加速系统的运行方法，所述并行运算加速系统为权利要求1至7任一项所述的并行运算加速系统，其特征在于，所述并行运算加速系统的运行方法包括：步骤1：并行运算加速系统启动时，每一级解析单元从对应一级的表达式缓存单元中读取对应一级的初始计算表达式，每一级解析单元根据对应一级的计算表达式组织对应一级的数据结构表格；步骤2：存取控制单元判断m级并行的表达式缓存单元中是否存在处于待存储状态的表达式缓存单元，若存在第k级表达式缓存单元处于待存储状态，则存取控制单元从操作数缓存模块中读取一组操作数传输至第k级表达式缓存单元，第k级表达式缓存单元接收到存取控制单元传输的一组操作数后由处于待存储状态转换为处于已存储状态；步骤3：第k级解析单元根据第k级的数据结构表格判断是否存在当前待执行的计算操作，若存在，则进入步骤4，若不存在，则第k级解析单元向第k级表达式缓存单元传输计算完成信号，第k级表达式缓存单元接收到计算完成信号后将第k级表达式缓存单元中最新缓存的当前计算结果作为执行完全部计算操作的表达式计算结果传输至存取控制模块，存取控制模块将第k级表达式缓存单元传输的执行完全部计算操作的表达式计算结果传输至结果
缓存模块缓存；步骤4：第k级解析单元根据第k级的数据结构表格确定当前待执行的计算操作所需的操作数，第k级解析单元根据当前待执行的计算操作所需的操作数从第k级表达式缓存单元中读取相应的操作数，第k级解析单元获取当前待执行的计算操作信息，第k级解析单元将当前待执行的计算操作信息传输至分发单元；步骤5：分发单元根据接收到的计算操作信息分析第k级解析单元所请求执行的计算操作，根据第k级解析单元所请求执行的计算操作确定目标计算单元，并将第k级解析单元的当前待执行的计算操作信息传输至目标计算单元，同时分发单元传输计算授权信号至第k级解析单元；步骤6：目标计算单元根据当前待执行的计算操作信息获取当前待执行计算操作的操作数并执行相应的计算操作，获取当前计算结果并传输至第k级表达式缓存单元；步骤7：第k级表达式缓存单元将当前计算结果缓存，并根据当前计算结果更新第k级表达式缓存单元的计算表达式，返回步骤3；其中，k为小于或等于m且大于0的整数。9.根据权利要求8所述的并行运算加速系统的运行方法，其特征在于，当并行运算加速系统在执行步骤3至步骤7的过程中，并行运算加速系统同时也在执行步骤2；所述步骤2还包括：当m级并行的表达式缓存单元中不存在处于待存储状态的表达式缓存单元，则存取控制单元重复判断m级并行的表达式缓存单元中是否存在处于待存储状态的表达式缓存单元；当m级并行的表达式缓存单元存在一个以上的表达式缓存单元处于待存储状态，则存储控制单元按照检测到表达式缓存单元处于待存储状态的先后顺序从操作数缓存模块中先后读取一组操作数并先后传输至相应的处于待存储状态的表达式缓存单元；其中，所述处于待存储状态的表达式缓存单元在接收到存取控制单元传输的一组操作数后由处于待存储状态转换为处于已存储状态。10.根据权利要求9所述的并行运算加速系统的运行方法，其特征在于，所述步骤3还包括：第k级解析单元向第k级表达式缓存单元传输计算完成信号，同时，第k级解析单元将其内部的数据结构表格更新为初始数据结构表格；当第k级表达式缓存单元将执行完全部计算操作的表达式计算结果传输至存取控制模块后，第k级表达式缓存单元由已存储状态转换为待存储状态，同时第k级表达式缓存单元的计算表达式更新为第k级的初始计算表达式；其中，所述初始数据结构表格是指解析单元依据对应一级表达式缓存单元的初始表达式组织的数据结构表格。11.根据权利要求8所述的并行运算加速系统的运行方法，其特征在于，所述步骤5具体包括：分发单元根据接收到的计算操作信息分析第k级解析单元所请求执行的计算操作，将第k级所请求执行的计算操作与分发单元内部配置的n级计算单元所对应执行的计算操作进行匹配，从n级计算单元中筛选出可执行第k级解析单元所请求执行的计算操作的至少一级的计算单元，分发单元结合可执行第k级解析单元所请求执行的计算操作的至少一级的计算单元的空闲状态信号，确定可执行第k级解析单元所请求执行的计算操作的至少一级的计算单元中传输成本最低且处于空闲状态的一级计算单元作为目标计算单元，分发单元将第k级解析单元的当前待执行的计算操作信息传输至目标计算单元，同时分发单元传输计算授权信号至第k级解析单元；其中，所述传输成本最低是指在分发单元将当前待执行的
计算操作信息传输至该一级计算单元所需时间最短且占用的系统资源最少。12.根据权利要求11所述的并行运算加速系统的运行方法，其特征在于，所述步骤5还包括：第k级解析单元接收到分发单元传输的计算授权信号后，更新第k级解析单元内部的数据结构表格信息。13.根据权利要求12所述的并行运算加速系统的运行方法，其特征在于，所述更新第k级解析单元内部的数据结构表格，具体包括：将所述计算授权信号对应的计算操作信息包含的操作数和操作符在数据结构表格中所在行信息替换为一行操作数信息；其中，所述替换为一行操作数信息，是指将所述计算操作信息对应的当前计算结果以代号形式作为操作数，相应更新于数据结构表格中。

技术总结
本发明公开了一种并行运算加速系统及其运行方法，并行运算加速系统包括：操作数缓存模块、结果缓存模块、控制模块和计算模块；其中，控制模块包括存取控制单元、M级并行的表达式缓存单元、M级并行的解析单元和分发单元，计算模块包括N级并行的计算单元，N级并行的计算单元的一端与分发单元的一端连接，以实现N级并行的计算单元接收分发单元传输的计算操作信息，N级并行的计算单元的另一端分别都与M级并行的表达式缓存单元连接。本发明将计算分步骤分发到计算单元计算，使得该加速系统单次支持的最大混合运算操作，计算模块将数据直接传输至表达式缓存单元以提高计算结果的传输效率，从而提高加速系统的运算效率。从而提高加速系统的运算效率。从而提高加速系统的运算效率。


技术研发人员：常子奇 赵旺
受保护的技术使用者：珠海一微半导体股份有限公司
技术研发日：2021.07.20
技术公布日：2021/10/23