一种测试半导体结构击穿的设备、系统和方法与流程

1.本技术涉及测试技术领域，特别涉及一种测试半导体结构击穿的设备、系统和方法。


背景技术：

2.如今，在对半导体结构进行击穿测试时，如对金属间电介质层imd(inter metal dielectric)或者栅氧化物集成层goi(gate oxide integration)等进行测试时，半导体结构在测试达到击穿后，即半导体结构失效后，由于没有相应的保护措施，半导体结构会出现严重的烧伤损伤，由于半导体结构的失效位置出现了严重的烧伤损伤，后期无法对于失效位置的第一现场进行物理失效分析。
3.即由于烧伤损伤的存在，无法对发生失效位置的内在原因及其机理进行具体分析，给测试人员造成了极大的不便，无法从测试中总结经验，进行进一步的研究。


技术实现要素：

4.为了解决以上技术问题，本技术提供了一种测试半导体结构击穿的设备、系统和方法，可以减轻失效后的半导体结构的损伤，方便研究人员后期对失效位置的第一现场进行物理失效分析。
5.第一方面，本技术提供了一种测试半导体结构击穿的设备，该设备包括：
6.第一支路和第二支路；所述第一支路的阻抗大于所述第二支路的阻抗；
7.所述第一支路的第一端用于连接所述半导体结构的第二端，所述第一支路的第二端接地；
8.所述第二支路的第一端用于连接电压源，所述第二支路的第二端接地；
9.测试所述半导体结构的击穿时，所述半导体结构的第一端连接电压源，所述第二支路断开，所述第一支路导通以使所述半导体结构被所述电压源击穿进行击穿测试；
10.所述半导体结构被击穿后，所述第二支路导通，所述第一支路断开。
11.可选的，所述第一支路包括第一开关；
12.所述第一开关的第一端用于连接所述半导体结构；
13.所述第一开关的第二端接地；
14.所述第一开关的控制端用于连接所述电压源，用于在测试所述半导体结构的击穿时，所述第一支路导通以使所述半导体结构被所述电压源击穿进行击穿测试。
15.可选的，所述第一开关包括第一n型金属氧化物半导体晶体管；
16.所述第一开关的第一端包括所述第一n型金属氧化物半导体晶体管的漏极；
17.所述第一开关的第二端包括所述第一n型金属氧化物半导体晶体管的源极；
18.所述第一开关的控制端包括所述第一n型金属氧化物半导体晶体管的栅极。
19.可选的，所述第二支路包括第二开关；
20.所述第二开关的第一端用于连接所述电压源；
21.所述第二开关的第二端接地；
22.所述第二开关的控制端连接所述第一开关的第一端，用于所述半导体结构被击穿后，所述第二支路导通，所述第一支路断开。
23.可选的，所述第二开关包括第二n型金属氧化物半导体晶体管；
24.所述第二开关的第一端包括所述第二n型金属氧化物半导体晶体管的漏极；
25.所述第二开关的第二端包括所述第二n型金属氧化物半导体晶体管的源极；
26.所述第二开关的控制端包括所述第二n型金属氧化物半导体晶体管的栅极。
27.可选的，所述第一支路包括第一阻抗网络；所述第一n型金属氧化物半导体晶体管的源极通过所述第一阻抗网络接地。
28.可选的，所述电压源提供的电压大于或等于所述第一n型金属氧化物半导体晶体管的栅极开启电压，且小于所述第一n型金属氧化物半导体晶体管的源漏击穿电压。
29.可选的，所述电压源提供的电压大于或等于所述第二n型金属氧化物半导体晶体管的栅极开启电压，且小于所述第二n型金属氧化物半导体晶体管的源漏击穿电压。
30.第二方面，本技术提供了一种测试半导体结构击穿的系统，包括：半导体结构和如第一方面提供的设备。
31.第三方面，本技术提供了一种测试半导体结构击穿的方法，包括：提供测试半导体结构击穿的设备，所述设备包括第一支路和第二支路；所述第一支路的阻抗大于所述第二支路的阻抗；
32.将所述半导体结构的第一端连接电压源，所述半导体结构的第二端连接所述第一支路的第一端，所述第一支路的第二端接地，所述第二支路的第一端连接所述电压源，所述第二支路的第二端接地，
33.当检测到所述半导体结构的第二端的电压等于0v时，确认所述半导体结构击穿。
34.与现有技术相比，本技术至少具有以下优点：
35.本技术提供了一种测试半导体结构击穿的设备、和系统和方法，该设备包括：第一支路和第二支路，第一支路的阻抗大于第二支路的阻抗，第一支路的第一端用于连接半导体结构的第二端，第一支路的第二端接地，第二支路的第一端用于连接电压源，第二支路的第二端接地，测试半导体结构的击穿时，半导体结构的第一端连接电压源，第二支路断开，第一支路导通以使半导体结构被电压源击穿进行击穿测试，半导体结构被击穿后，第二支路导通，第一支路断开。从而可以在半导体结构被击穿后，减轻对击穿后的半导体结构的进一步损伤，方便研究人员后期对击穿失效位置的第一现场进行物理失效分析。
附图说明
36.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
37.图1示出了本技术实施例提供的一种测试半导体结构击穿的设备的示意图；
38.图2示出了本技术实施例提供的又一种测试半导体结构击穿的设备的示意图；
39.图3示出了本技术实施例提供的另一种测试半导体结构击穿的设备的示意图；
40.图4示出了本技术实施例提供的又一种测试半导体结构击穿的设备的示意图；
41.图5示出了本技术实施例提供的另一种测试半导体结构击穿的设备的示意图；
42.图6示出了本技术实施例提供的又一种测试半导体结构击穿的设备的示意图；
43.图7示出了本技术实施例提供的一种测试半导体结构击穿的系统的示意图；
44.图8示出了本技术实施例提供的一种测试半导体结构击穿的方法的流程图。
具体实施方式
45.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。
46.在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。
47.正如背景技术中的描述，如今，在对半导体结构进行击穿测试时，如对金属间电介质层imd(inter metal dielectric)或者栅氧化物集成层goi(gate oxide integration)等进行测试时，半导体结构在测试达到击穿后，即半导体结构失效后，由于没有相应的保护措施，半导体结构会出现严重的烧伤损伤，由于半导体结构的失效位置出现了严重的烧伤损伤，后期无法对于失效位置的第一现场进行物理失效分析。
48.即由于烧伤损伤的存在，无法对发生失效位置的内在原因及其机理进行具体分析，给测试人员造成了极大的不便，无法从测试中总结经验，进行进一步的研究。
49.基于以上技术问题，本技术实施例提供了一种测试半导体结构击穿的设备、和系统和方法，该设备包括：第一支路和第二支路，第一支路的阻抗大于第二支路的阻抗，第一支路的第一端用于连接半导体结构的第二端，第一支路的第二端接地，第二支路的第一端用于连接电压源，第二支路的第二端接地，测试半导体结构的击穿时，半导体结构的第一端连接电压源，第二支路断开，第一支路导通以使半导体结构被电压源击穿进行击穿测试，半导体结构被击穿后，第二支路导通，第一支路断开。从而可以在半导体结构被击穿后，减轻对击穿后的半导体结构的进一步损伤，方便研究人员后期对击穿失效位置的第一现场进行物理失效分析。为了更好地理解本技术的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
50.示例性设备
51.参考图1，为本技术实施例提供的一种测试半导体结构击穿的设备，包括：第一支路101和第二支路102，其中第一支路101的阻抗大于第二支路102的阻抗。
52.第一支路101的第一端用于连接半导体结构105的第二端，第一支路101的第二端接地104，
53.,第二支路102的第一端用于连接电压源103，第二支路102的第二端接地104；测试半导体结构105的击穿时，半导体结构105的第一端连接电压源103，第二支路102断开，第一支路101导通以使半导体结构105被电压源103击穿进行击穿测试；半导体结构105被击穿后，第二支路102导通，第一支路101断开。
54.可选的，在本技术实施例中，参见图2所示，第一支路101可以包括第一开关201，第一开关201的第一端202用于连接半导体结构105；
55.第一开关201的第二端203接地；
56.第一开关201的控制端204用于连接电压源103，用于在测试半导体结构105的击穿时，第一支路101导通以使半导体结构105被电压源103击穿进行击穿测试。
57.可选的，在本技术实施例中，参见图3所示，第一开关201包括第一n型金属氧化物半导体晶体管301，第一开关201的第一端包括第一n型金属氧化物半导体晶体管的漏极302，第一开关201的第二端包括第一n型金属氧化物半导体晶体管的源极303；第一开关的控制端包括第一n型金属氧化物半导体晶体管的栅极304。
58.可选的，电压源103提供的电压大于或等于第一n型金属氧化物半导体晶体管301的栅极开启电压，且小于第一n型金属氧化物半导体晶体管301的源漏击穿电压。
59.由于电压源103提供的电压大于或等于第一n型金属氧化物半导体晶体管301的栅极开启电压，因此在进行半导体结构105的击穿测试时，第一n型金属氧化物半导体晶体管的栅极304可以连接电压源103，漏极302连接半导体结构105，源极303接地。
60.因此，在进行击穿测试时，第一n型金属氧化物半导体晶体管的栅源电压可以使第一n型金属氧化物半导体晶体管导通，从而电流流过第一n型金属氧化物半导体晶体管所在的第一支路101，在电流的作用下，半导体结构105被击穿。
61.可选的，参考图4所示，第二支路102包括第二开关401，第二开关401的第一端402用于连接电压源103，第二开关401的第二端403接地104，第二开关401的控制端404连接第一开关的第一端，用于在半导体结构105被击穿后，第二支路102导通，第一支路101断开。
62.可选的，参考图5所示，第二开关401包括第二n型金属氧化物半导体晶体管501，第二开关的第一端402包括第二n型金属氧化物半导体晶体管的漏极502，第二开关的第二端403包括第二n型金属氧化物半导体晶体管的源极503，第二开关的控制端404包括第二n型金属氧化物半导体晶体管的栅极504。
63.在测试半导体结构105的击穿时，第二n型金属氧化物半导体晶体管的漏极502连接电压源103，第二n型金属氧化物半导体晶体管的源极503接地104，第二n型金属氧化物半导体晶体管的栅极504连接第一n型金属氧化物半导体晶体管的漏极302。
64.在半导体结构105被击穿前，由于第一n型金属氧化物半导体晶体管的源极303接地104，因此，在半导体结构105未被击穿前，第一n型金属氧化物半导体晶体管的漏极302的电位较低为ov，此时第二n型金属氧化物半导体晶体管501无法被导通，电流流经半导体结构105和第一n型金属氧化物半导体晶体管301所在的第一支路101，使得半导体结构被击穿。
65.在半导体结构105被击穿后，此时，第一n型金属氧化物半导体晶体管的漏极302的电位迅速升至电压源103提供的电压，同样的，电压源103提供的电压大于或等于第二n型金属氧化物半导体晶体管501的栅极开启电压，且小于第二n型金属氧化物半导体晶体管501的源漏击穿电压。此时，第二n型金属氧化物半导体晶体管501被导通，由于第一支路的阻抗大于第二支路的阻抗，此时大多数电流流经第二支路102后入地，从而减轻了半导体结构105被击穿后的损伤，避免了现阶段的严重的烧伤损伤，研究人员后期可以对击穿失效位置的第一现场进行物理失效分析。
66.可选的，参考图6所示，为了使第一支路101的阻抗大于第二支路102的阻抗，因此，在第一支路101中可以包括第一阻抗网络601，第一n型金属氧化物半导体晶体管301的源极
303通过第一阻抗网络601接地。
67.需要说明的是，本技术实施例在此不对第一阻抗网络601的具体组成作具体限定，如第一阻抗网络可以由一定阻值的电阻组成等，本领域技术人员可以根据实际情况自行设定。
68.可选的，在本技术实施例中，半导体结构可以包括金属间电介质层(imd,inter metal dielectric)，或，栅氧化物电介质层(goi，gate oxide integrition)。
69.本技术实施例提供了一种测试半导体结构击穿的设备，该设备包括：第一支路和第二支路，第一支路的阻抗大于第二支路的阻抗；半导体结构的第一端用于连接电压源；半导体结构的第二端用于连接第一支路的第一端，第一支路的第二端接地；第二支路的第一端连接电压源，第二支路的第二端接地，测试半导体结构的击穿时，第二支路断开，第一支路导通以使半导体结构被电压源击穿进行击穿测试，半导体结构被击穿后，第二支路导通，第一支路断开。从而减轻了半导体结构被击穿后所进一步造成的伤害，方便研究人员后期对半导体结构击穿失效位置的第一现场进行物理失效分析。
70.示例性系统
71.此外，本技术实施例还提供了一种测试半导体结构击穿的系统，包括半导体结构105、第一支路101和第二支路102；所述第一支路101的阻抗大于所述第二支路102的阻抗；
72.所述半导体结构105的第一端用于连接电压源103；所述半导体结构105的第二端用于连接所述第一支路101的第一端，所述第一支路101的第二端接地104；
73.所述第二支路102的第一端用于连接所述电压源103，所述第二支路102的第二端接地104；
74.测试所述半导体结构105的击穿时，所述第二支路102断开，所述第一支路101导通以使所述半导体结构105被所述电压源103击穿进行击穿测试；
75.所述半导体结构105被击穿后，所述第二支路102导通，所述第一支路101断开。
76.可选的，所述第一支路101包括第一开关；
77.所述第一开关的第一端连接所述半导体结构105；
78.所述第一开关的第二端接地；
79.所述第一开关的控制端用于连接所述电压源103，用于在测试所述半导体结构105的击穿时，所述第一支路101导通以使所述半导体结构105被所述电压源103击穿进行击穿测试。
80.可选的，所述第一开关包括第一n型金属氧化物半导体晶体管；
81.所述第一开关的第一端包括所述第一n型金属氧化物半导体晶体管的漏极；
82.所述第一开关的第二端包括所述第一n型金属氧化物半导体晶体管的源极；
83.所述第一开关的控制端包括所述第一n型金属氧化物半导体晶体管的栅极。
84.可选的，所述第二支路102包括第二开关；
85.所述第二开关的第一端用于连接所述电压源103；
86.所述第二开关的第二端接地；
87.所述第二开关的控制端连接所述第一开关的第一端，用于所述半导体结构105被击穿后，所述第二支路102导通，所述第一支路101断开。
88.可选的，所述第二开关包括第二n型金属氧化物半导体晶体管；
89.所述第二开关的第一端包括所述第二n型金属氧化物半导体晶体管的漏极；
90.所述第二开关的第二端包括所述第二n型金属氧化物半导体晶体管的源极；
91.所述第二开关的控制端包括所述第二n型金属氧化物半导体晶体管的栅极。
92.可选的，所述第一支路101包括第一阻抗网络；所述第一n型金属氧化物半导体晶体管的源极通过所述第一阻抗网络接地。
93.可选的，所述电压源103提供的电压大于或等于所述第一n型金属氧化物半导体晶体管的栅极开启电压，且小于所述第一n型金属氧化物半导体晶体管的源漏击穿电压。
94.可选的，所述电压源103提供的电压大于或等于所述第二n型金属氧化物半导体晶体管的栅极开启电压，且小于所述第二n型金属氧化物半导体晶体管的源漏击穿电压。
95.可选的，所述半导体结构105包括：
96.金属间电介质层或栅氧化物电介质层。
97.本技术实施例提供了一种测试半导体结构击穿的系统，设备包括：第一支路和第二支路，第一支路的阻抗大于第二支路的阻抗；半导体结构的第一端用于连接电压源；半导体结构的第二端用于连接第一支路的第一端，第一支路的第二端接地；第二支路的第一端连接电压源，第二支路的第二端接地，测试半导体结构的击穿时，第二支路断开，第一支路导通以使半导体结构被电压源击穿进行击穿测试，半导体结构被击穿后，第二支路导通，第一支路断开。从而减轻了半导体结构被击穿后所进一步造成的伤害，方便研究人员后期对半导体结构击穿失效位置的第一现场进行物理失效分析。
98.示例性方法
99.本技术实施例还提供了一种测试半导体结构击穿的方法，包括：
100.提供测试半导体结构105击穿的设备，所述设备包括第一支路101和第二支路102；第一支路101的阻抗大于所述第二支路102的阻抗；
101.将所述半导体结构105的第一端连接电压源103，所述半导体结构105的第二端连接所述第一支路101的第一端，所述第一支路101的第二端接地，所述第二支路102的第一端连接所述电压源103，所述第二支路102的第二端接地，
102.当检测到所述半导体结构105的第二端的电压等于0v时，确认所述半导体结构击穿。本技术实施例提供了一种测试半导体结构击穿的方法，设备包括：第一支路和第二支路，第一支路的阻抗大于第二支路的阻抗；半导体结构的第一端用于连接电压源；半导体结构的第二端用于连接第一支路的第一端，第一支路的第二端接地；第二支路的第一端连接电压源，第二支路的第二端接地，测试半导体结构的击穿时，第二支路断开，第一支路导通以使半导体结构被电压源击穿进行击穿测试，半导体结构被击穿后，第二支路导通，第一支路断开。从而减轻了半导体结构被击穿后所进一步造成的伤害，方便研究人员后期对半导体结构击穿失效位置的第一现场进行物理失效分析。
103.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于系统和方法实施例而言，由于其基本相似于设备实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
104.以上所述仅是本技术的优选实施方式，虽然本技术已以较佳实施例披露如上，然而并非用以限定本技术。任何熟悉本领域的技术人员，在不脱离本技术技术方案范围情况
下，都可利用上述揭示的方法和技术内容对本技术技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本技术技术方案保护的范围内。