低压降调节器中的功率泄漏阻断的制作方法

技术特征：
1.一种电路，包括：电压生成电路，其包括在负输入处连接到参考电压并向第一晶体管的栅极提供输出的放大器，其中，所述第一晶体管的漏极电压被反馈到所述放大器的正输入，其中，所述电压生成电路在所述第一晶体管的源极处接收第一电压，并且其中，所述电压生成电路在所述第一晶体管的漏极处提供第二电压；以及晶体管对，其包括第二晶体管和第三晶体管，所述晶体管对的相应衬底衬底连接到所述第一晶体管的衬底衬底，其中，根据所述第一电压和所述第二电压之间的比较来控制所述晶体管对的栅极，使得一次仅导通所述晶体管对中的一个。2.根据权利要求1所述的电路，其中，所述电路还包括比较器电路，所述比较器电路被配置为比较由所述第一电压引起的第一偏置电压和由所述第二电压引起的第二偏置电压，并且当所述第一电压较高时输出所述第一电压，并且当所述第二电压较高时输出所述第二电压，其中，所述晶体管对的栅极由所述比较器电路的输出控制。3.根据权利要求2所述的电路，还包括泄漏跟踪偏置生成器电路，所述泄漏跟踪偏置生成器电路被配置为跟踪所述第一晶体管的泄漏电流并基于所述第一电压和所述第二电压生成所述第一偏置电压和所述第二偏置电压。4.根据权利要求2或3所述的电路，其中，所述比较器电路被配置为生成单个输出信号，所述电路还包括在所述比较器电路与所述晶体管对中的一个的栅极之间的反相器，其中，所述反相器的反相侧连接到所述晶体管对中的所述一个的栅极，并且所述反相器的源侧连接到所述晶体管对中的另一个的栅极。5.根据权利要求1所述的电路，还包括：电压选择电路，其被配置为基于所述第一电压和所述第二电压来给出控制电压，其中，所述晶体管对的栅极的控制基于所述控制电压。6.根据权利要求5所述的电路，其中，所述电压选择电路包括四个p沟道金属氧化物半导体(pmos)晶体管和两个n沟道金属氧化物半导体(nmos)晶体管，其中，所述两个nmos晶体管的相应漏极连接到地，并且所述两个nmos晶体管的相应栅极彼此连接。7.根据权利要求6所述的电路，其中，所述两个nmos晶体管的源极连接到所述四个pmos晶体管中的包括第一pmos晶体管和第二pmos晶体管的两个pmos晶体管的相应漏极，其中，所述第一pmos晶体管的源极被供应所述第一电压，并且所述第二pmos晶体管的源极被供应所述第二电压。8.根据权利要求7所述的电路，其中，所述四个pmos晶体管还包括第三pmos晶体管和第四pmos晶体管，其中，所述第三pmos晶体管具有耦合到所述第一pmos晶体管的栅极的栅极和漏极，并且所述第四pmos晶体管具有耦合到所述第二pmos晶体管的栅极的栅极和漏极，并且其中，所述第三晶体管具有被供应所述第一电压的源极，并且所述第四pmos晶体管具有被供应所述第二电压的源极。9.根据权利要求8所述的电路，还包括被配置为模仿所述第一晶体管中的泄漏电流的电阻器，其中，所述电阻器耦合在所述地与所述第三pmos晶体管和所述第四pmos晶体管的漏极之间。10.根据权利要求9所述的电路，其中，所述第二pmos晶体管的漏极与所述第二pmos晶
体管的源极之间的节点包括所述电压选择电路的输出，其中，所述晶体管对的栅极的控制基于所述节点处的所述控制电压。11.根据权利要求5
‑
10中任一项所述的电路，还包括：信号对生成电路，其被配置为从所述电压选择电路接收所述控制电压并生成分别连接到所述第二晶体管和所述第三晶体管的栅极的一对信号电压。12.根据权利要求11所述的电路，其中，当所述第一电压大于所述第二电压时，所述对信号电压被配置为导通所述第二晶体管并关断所述第三晶体管，并且当所述第一电压低于所述第二电压时，所述对信号电压被配置为关断所述第二晶体管并导通所述第三晶体管。13.根据权利要求11或12所述的电路，其中，所述信号对生成电路包括四个晶体管，所述四个晶体管包括第五pmos晶体管、第六pmos晶体管、第三nmos晶体管和第四nmos晶体管，其中，所述第五pmos晶体管的源极和所述第六pmos晶体管的源极彼此连接，并且所述第三nmos晶体管的漏极和所述第四nmos晶体管的漏极连接到地，并且其中，所述第五pmos晶体管的漏极连接所述第三nmos晶体管的源极，并且所述第六pmos晶体管的漏极连接到所述第四nmos晶体管的源极。14.根据权利要求13所述的电路，其中，所述信号对生成电路的第一输出取自所述第六pmos晶体管的漏极与所述第四nmos晶体管的源极之间的节点，并且所述第一输出连接到所述第三晶体管的栅极。15.根据权利要求14所述的电路，其中，所述信号对生成电路的第二输出取自所述第四nmos晶体管的栅极，并且所述第二输出连接到所述第二晶体管的栅极。16.一种电路，包括：低压降调节器，其具有第一晶体管，其中，所述低压降调节器被配置为基于所述第一电压生成第二电压；以及晶体管对，其包括第二晶体管和第三晶体管，所述晶体管对的相应衬底连接到所述第一晶体管的衬底，其中，根据所述第一电压和所述第二电压之间的比较来控制所述晶体管对的栅极，使得一次仅导通所述晶体管对中的一个。17.根据权利要求16所述的电路，其中，所述电路还包括比较器电路，所述比较器电路被配置为比较由所述第一电压引起的第一偏置电压和由所述第二电压引起的第二偏置电压，并且当所述第一电压较高时输出所述第一电压，并且当所述第二电压较高时输出所述第二电压，其中，所述晶体管对的栅极由所述比较器电路的输出控制。18.根据权利要求16所述的电路，还包括：电压选择电路，其被配置为基于所述第一电压和所述第二电压来给出控制电压，其中，所述晶体管对的栅极的控制基于所述控制电压。19.根据权利要求18所述的电路，还包括：信号对生成电路，其被配置为从所述电压选择电路接收所述控制电压并生成分别连接到所述第二晶体管和所述第三晶体管的栅极的一对信号电压。20.一种存储器设备，包括：用于存储数据的nand存储器阵列；以及外围电路，其耦合到所述nand存储器阵列并包括电压生成电路，所述电压生成电路包
括：低压降调节器，其具有第一晶体管，其中，所述低压降调节器被配置为基于所述第一电压生成第二电压；以及晶体管对，其包括第二晶体管和第三晶体管，所述晶体管对的相应衬底连接到所述第一晶体管的衬底，其中，根据所述第一电压和所述第二电压之间的比较来控制所述晶体管对的栅极，使得一次仅导通所述晶体管对中的一个。21.根据权利要求20所述的存储器设备，其中，所述电压生成电路还包括比较器电路，所述比较器电路被配置为比较由所述第一电压引起的第一偏置电压和由所述第二电压引起的第二偏置电压，并且当所述第一电压较高时输出所述第一电压，并且当所述第二电压较高时输出所述第二电压，其中，所述晶体管对的栅极由所述比较器电路的输出控制。22.根据权利要求20所述的存储器设备，还包括：电压选择电路，其被配置为基于所述第一电压和所述第二电压来给出控制电压，其中，所述晶体管对的栅极的控制基于所述控制电压。23.一种用于功率泄漏阻断的方法，所述方法包括：向放大器的负输入提供参考电压；向第一晶体管的栅极提供所述放大器的输出；将所述第一晶体管的漏极电压反馈至所述放大器的正输入；在所述第一晶体管的源极处接收第一电压；在所述第一晶体管的漏极处供应第二电压；使用包括第二晶体管和第三晶体管的晶体管对来阻断跨所述第一晶体管的泄漏电流，所述晶体管对的相应衬底连接到所述第一晶体管的衬底；以及根据所述第一电压和所述第二电压之间的比较来控制所述晶体管对的栅极，使得一次仅导通所述晶体管对中的一个。

技术总结
在某些方面，一种用于功率泄漏阻断的电路可以包括电压生成电路，该电压生成电路包括在负输入处连接到参考电压并且向第一晶体管的栅极提供输出的放大器。第一晶体管的漏极电压可以反馈至放大器的正输入。电压生成电路可以在第一晶体管的源极处接收第一电压。电压生成电路可以在第一晶体管的漏极处供应第二电压。该电路还可以包括晶体管对。该晶体管对可以包括第二晶体管和第三晶体管。该晶体管对的相应衬底可以连接到第一晶体管的衬底。该晶体管对的栅极可以根据第一电压和第二电压之间的比较来控制，使得一次仅导通该晶体管对中的一个。个。个。


技术研发人员：魏汝新
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.06.07
技术公布日：2021/10/23