硅基液晶加载装置、硅基液晶器件和硅基液晶调制方法与流程

1.本技术涉及光开关领域，更具体地，涉及一种硅基液晶加载装置、硅基液晶器件和调制方法。


背景技术：

2.硅基液晶(liquid crystal on silicon，lcos)技术，也称液晶附硅技术及其器件用于波长选择开关(wavelength selective switch，wss)产品时，lcos器件上每一个像素的液晶材料的状态会随着像素电压(voltage)发生一定频率的抖动(flicker)。
3.目前数字lcos的驱动机制是采用脉冲宽度调制(pulse width modulation，pwm)方波产生变化的均方根(root-mean-square，rms)值的等效电压，来驱动lcos器件上每一个像素获得不同灰度值的相位变化。lcos器件的驱动具体采用位平面(bitplane)方式载入电压数据并调制。现有的方案中，采用bitplane方式将电压数据载入主存储器时是占用多个时钟周期整版(所有像素的电压数据)载入，载入时长是固定的并且比较长；电压数据在从存储器中调制也是整版调制，调制时间长。这会造成像素上的电压更新较慢，pwm波形周期较长，导致通过这些像素的光信号的相位抖动增大，进而影响光通信系统的性能。


技术实现要素：

4.本技术提供一种硅基液晶加载装置、硅基液晶器件和硅基液晶调制方法，能够减小像素上光信号的相位抖动，提高光通信系统的性能。
5.第一方面，提供了一种lcos加载装置，包括：控制逻辑单元，用于获取地址信息和数据信息，该地址信息用于指示待更新电压的像素的地址，该数据信息包括该待更新电压的像素的电压数据；主存储器，用于从控制逻辑单元获取该地址信息和该数据信息，并按该地址信息指示的地址加载该数据信息中对应的电压数据。
6.lcos加载装置也可以称为lcos加载模块，还可以称为lcos芯片。
7.应理解，主存储器和控制逻辑单元之间的数据传输可以通过内部的数据总线实现。控制逻辑单元可以基于存储器和通信接口(例如lcos接口)实现。
8.第一方面的的lcos加载装置除了获取像素的电压数据还获取待更新电压的像素的地址，按待更新电压的像素的地址加载对应的电压数据，而不是将所有像素的电压数据进行加载，可以缩短数据加载的时长，进而可以缩短电压更新和调制的时长，能够减小像素上光信号的相位抖动，从而提高光通信系统的性能。
9.在第一方面的一种可能的实现方式中，地址信息在第一时钟周期通过数据总线输入控制逻辑单元；数据信息在第二时钟周期通过数据总线输入控制逻辑单元。本可能的实现方式不必修改现有的lcos接口的结构，不必增加lcos接口的数量，就实现既接收地址信息又接收数据信息，可以降低成本并与之前的lcos调制模块兼容。
10.在第一方面的一种可能的实现方式中，控制逻辑单元还可以用于获取操作控制信号，该操作控制信号用于指示控制逻辑单元在当前时钟周期获取的是地址信息还是数据信
息。本可能的实现方式通过具有指示作用的操作控制信号，具体指示当前时钟周期，lcos接口接收到的到底是什么信息，可以避免信息传输和解析过程出错。
11.在第一方面的一种可能的实现方式中，多个待更新电压的像素共用地址信息，该多个待更新电压的像素位于第一行的多个相邻列；该地址信息包括共用行地址和共用列地址，共用行地址用于指示第一行的行序号，共用列地址用于指示该多个待更新电压的像素所共用的列序号。本可能的实现方式中，共用地址信息的多个待更新电压的像素可以在一个时钟周期内加载，这种编制地址信息的方式可以高效地进行寻址和数据加载。
12.在第一方面的一种可能的实现方式中，数据信息的位与共用地址信息的多个待更新电压的像素一一对应。本可能的实现方式中，采用数据信息的位与多个待更新电压的像素一一对应的方式编制地址信息，地址和数据传输高效，有利于高效地进行寻址和数据加载。
13.在第一方面的一种可能的实现方式中，控制逻辑单元还可以用于向主存储器发送写控信号，写控信号用于指示主存储器按地址信息指示的地址写入数据信息中对应的电压数据。本可能的实现方式中，控制逻辑单元通过发送写控信号来指示主存储器地址信息和对应的数据信息已经准备好，可以进行数据载入了，可以降低数据载入发生错误的概率。
14.第二方面，提供了一种lcos调制装置，可以包括第一方面及任一可能的实现方式中的lcos加载装置；以及调制器，用于从主存储器获取已完成加载的电压数据，并对待更新电压的像素进行调制。
15.lcos调制装置，也可以称为lcos调制模块或lcos芯片。
16.第三方面，提供了一种lcos器件，包括：包括第二方面的lcos调制装置的硅基背板、被lcos调制装置调制的像素阵列、液晶层、位于像素阵列和液晶层之间的电极层和位于液晶层上的玻璃盖板，其中，lcos调制装置通过电极层将调制后的像素上的电压加到液晶层上，玻璃盖板用于保护液晶层并使光信号透过。
17.在第三方面的一种可能的实现方式中，该lcos器件还可以包括外部功能模块，用于确定并向控制逻辑单元发送地址信息和数据信息。
18.第四方面，提供了一种lcos芯片，包括：硅基背板，该硅基背板内有第二方面的lcos调制装置、像素阵列和电极层。
19.第五方面，提供了一种波长选择开关wss，该wss包括第三方面或其可能的实现方式的lcos器件、s个输入端口和t个输出端口。光信号从s个输入端口中的至少一个输入端口输入，经lcos器件选择后从t个输出端口中的至少一个输出端口输出，其中s和t为正整数，s和t中至少有一个大于1。
20.第六方面，提供了一种光通信系统，该光通信系统包括第四方面的wss。光通信系统中还可以包括光发射机、光纤、中继器和光接收机等设备。wss可以位于光通信系统的任意合适的位置，用于对光信号进行交换、上载或下载。
21.第七方面，提供了lcos调制方法，获取地址信息和数据信息，地址信息用于指示待更新电压的像素的地址，数据信息包括待更新电压的像素的电压数据；按地址信息指示的地址加载数据信息中对应的电压数据；根据已完成加载的电压数据，对待更新电压的像素进行调制。
22.在第七方面的一种可能的实现方式中，获取地址信息和数据信息，可以包括：在第
一时钟周期通过数据总线获取地址信息；在第二时钟周期通过数据总线获取数据信息。
23.在第七方面的一种可能的实现方式中，方法还包括：获取操作控制信号，操作控制信号用于指示在当前时钟周期获取的是地址信息还是数据信息。
24.在第七方面的一种可能的实现方式中，多个待更新电压的像素共用地址信息，多个待更新电压的像素位于第一行的多个相邻列；地址信息包括共用行地址和共用列地址，共用行地址用于指示第一行的行序号，共用列地址用于指示多个待更新电压的像素所共用的列序号。
25.在第七方面的一种可能的实现方式中，数据信息的位与共用地址信息的多个待更新电压的像素一一对应。
附图说明
26.图1是lcos调制模块的结构示意图。
27.图2是电压数据载入、维持和切换的时序示意图。
28.图3是实际使用的像素区域和未使用的像素区域的示意图。
29.图4是本技术一个实施例的lcos加载装置的示意性框图。
30.图5是本技术一个实施例的lcos调制装置的示意性框图。
31.图6是本技术一个实施例的lcos调制方法的示意性流程图。
32.图7是本技术一个实施例的lcos器件的结构示意图。
33.图8是本技术一个实施例的wss的结构示意图。
具体实施方式
34.下面将结合附图，对本技术中的技术方案进行描述。
35.目前数字lcos的驱动机制是采用pwm方波产生变化的rms值的等效电压，来驱动lcos器件上像素阵列中每一个像素获得不同灰度值的相位变化。每一个像素的pwm方波由m比特(bit)电压数据(data)组成，所有像素的第n个bit电压数据组成位平面n(bitplane n)，在本文中简写为bp_n。每一个像素在任意一个位平面的1bit电压数据是高电压(例如用1表示)或低电压(例如用0表示)。图1是lcos器件的调制装置，或称为调制模块(简称为lcos调制模块)100的结构示意图。图1所示例的lcos调制模块100用于驱动分辨率为1952
×
1088的lcos器件。lcos调制模块100包括用于读入并缓存电压数据的1952
×
1088bit的主存储器110和用于进行调制(modulation)的调制器120，其中调制器120可以包括1952
×
1088bit的从存储器122和用于调制的1952
×
1088bit像素的调制单元124。lcos调制模块还可以包括用于传输1952
×
1088bit的数据的内部数据总线(databus)130。
36.所有像素的第n个bit组成的位平面n(bitplane n)即bp_n的电压数据在调制器120中进行调制。其中，电压数据被极快速地从主存储器110传输到从存储器122，同时电压数据进入调制单元124被调制。上述调制所需要的时间较长。为了提高lcos调制模块的处理效率，电压数据载入和调制可以同时进行。因此，在bp_n的电压数据从主存储器110传输到从存储器122后，所有像素的第n 1个bit组成的位平面n 1(bitplane n 1)即bp_n 1的电压数据通过数据总线130被全部载入(load)到主存储器110。应该理解，由于数据位宽有限，该电压数据载入过程也是一个较长的过程。即，通常n 1bit电压数据不是一次载入而是分几
次载入的。因而，电压数据载入主存储器的载入时长是固定的并且比较长。
37.图2是电压数据载入、维持和切换的时序示意图。如图2所示，一个位平面内的所有像素的电压数据被一并更新，例如bp_n、bp_n 1、bp_n 2、bp_n 3和bp_n 4的电压数据均是整版(所有像素)载入，整版调制。采用bitplane方式将电压数据载入主存储器时是整版载入，载入时长是固定的并且比较长，1952
×
1088像素的电压数据的加载需要200μs。其中，电压数据与像素一一对应载入，不需其他额外信息。电压数据在从存储器中调制也是整版调制，调制时间也较长。这会造成像素上的电压更新较慢，pwm波形周期较长，导致通过这些像素的光信号的相位抖动增大，进而影响光通信系统的性能。
38.然而，本技术发现相比于lcos显示器件，在wss的应用中，lcos器件通常只需要对少量比例和数量的波长进行切换控制，对应的只有较少比例和数量的像素的电压需要定时控制以维持特定的pwm波形。图3是实际使用的像素区域和未使用的像素区域的示意图。图3所示的例子对应于wss的应用的前述例子，共有1952
×
1088像素，分为128
×
8(p0-p07共8行，λ0-λ127共128列)个像素区域。其中，每个像素区域包括16
×
136个像素，最后6列像素区域中无像素。黑色方框的像素区域(例如图3所示的24个像素区域)为实际使用、有光信号通过的像素组成的区域，白色方框的像素区域为未使用、没有光信号通过的像素组成的区域。黑色方框区域的范围和白色方框区域的范围随时间变化不大，变化频次甚至为每年几次至几十次。因此，本技术实施例设想黑色方框的像素区域中的像素可以以较高的频率更新电压，而白色方框的像素区域中的像素可以以较低的频率更新电压。
39.基于上述问题，本技术提供了一种lcos加载装置，也可以称为lcos加载模块，还可以称为lcos芯片。图4是本技术的一个实施例的lcos加载装置400的示意性框图。如图4所示，lcos加载装置400可以包括：控制逻辑单元440，用于获取地址信息和数据信息，该地址信息用于指示待更新电压的像素的地址，该数据信息包括该待更新电压的像素的电压数据；主存储器410，用于从控制逻辑单元440获取该地址信息和该数据信息，并按该地址信息指示的地址加载该数据信息中对应的电压数据。
40.本技术实施例的lcos加载装置除了获取像素的电压数据还获取待更新电压的像素的地址，按待更新电压的像素的地址加载对应的电压数据，而不是将所有像素的电压数据进行加载，可以缩短数据加载的时长，进而可以缩短电压更新和调制的时长，能够减小像素上光信号的相位抖动，从而提高光通信系统的性能。
41.虽然上文的lcos加载装置400没有提及数据的传输方式，但可以理解，本技术各实施例中，主存储器和控制逻辑单元之间的数据传输可以通过内部的数据总线实现，但本技术对此不做限定。
42.可以理解，控制逻辑单元440可以基于存储器和通信接口(例如lcos接口)实现。通过lcos接口，控制逻辑单元440可以从lcos加载装置外部获取地址信息和数据信息，但本技术对此不做限定。
43.在本技术的一些实施例中，地址信息和数据信息可以来自于lcos加载装置外的外部功能模块。相对应地，该外部功能模块可以用于确定并向控制逻辑单元440发送地址信息和数据信息。该外部功能模块确定哪些像素区域中的像素是实际使用、有光信号通过的像素，哪些像素区域中的像素是未使用、没有光信号通过的像素。该外部功能模块还可以为待更新电压的像素编制地址信息。该外部功能模块还可以确定待更新电压的像素的数据信
息。此外，该外部功能模块还可以确定实际使用、有光信号通过的像素的电压更新频率，以及未使用、没有光信号通过的像素的电压更新频率。该外部功能模块还可以确定某次电压更新是更新实际使用、有光信号通过的像素的电压，还是更新未使用、没有光信号通过的像素的电压。外部功能模块还可以具有更多的功能，但本技术对此不做限定。
44.在本技术的一些实施例中，该外部功能模块还可以向lcos调制模块400提供时钟信号，例如图4所示的clk，来进行时钟对齐。时钟信号可以有一个也可以有多个，例如两个。使用两个时钟信号，可以提高数据的传输效率。
45.在本技术的一些实施例中，地址信息在第一时钟周期通过数据总线输入控制逻辑单元440；数据信息在第二时钟周期通过数据总线输入控制逻辑单元440。换而言之，地址信息和数据信息可以在不同的时钟周期通过同一数据总线输入控制逻辑单元。
46.应理解，上述数据总线是lcos加载装置400的外部数据总线。地址信息和数据信息可以通过上述数据总线由外部功能模块发送给控制逻辑单元440。
47.在一个具体的例子中，控制逻辑单元440可以通过位宽为32bit的数据总线从外部功能模块获取地址信息(address[31:0])和数据信息(data[31:0])。为了便于信息处理，地址信息和数据信息可以在不同的时钟周期进行传输。例如，控制逻辑单元440在当前的时钟周期通过位宽为32bit的数据总线接收地址信息，在下一时钟周期仍通过该数据总线接收地址信息所指示的地址下的像素的数据信息，来获得这些像素的电压数据，进而进行数据载入和调制。本实施例中不必修改现有的lcos接口的结构，不必增加lcos接口的数量，就实现既接收地址信息又接收数据信息，可以降低成本并与之前的lcos调制模块兼容。
[0048]
应理解，本技术其他实施例也可以通过不同的数据总线分别同时接收，地址信息和数据信息，或者，可以通过数据总线在同一时钟周期既接收地址信息又接收数据信息，本技术对此不做限定。
[0049]
在本技术的一些实施例中，控制逻辑单元440还可以用于获取操作(operation，op)控制信号，该操作控制信号用于指示控制逻辑单元在当前时钟周期获取的是地址信息还是数据信息。该实施例对应于前文描述的地址信息和数据信息在不同的时钟周期通过同一数据总线输入控制逻辑单元的情况。本实施例通过具有指示作用的1bit或2bit或几个bit的操作控制信号，具体指示当前时钟周期，lcos接口接收到的到底是什么信息，可以避免信息传输和解析过程出错。
[0050]
可选地，该操作控制信号可以为2bit(op[1:0])。在一个具体的例子中，操作控制信号为10表示控制逻辑单元在当前时钟周期获取的是地址信息；操作控制信号为11表示控制逻辑单元在当前时钟周期获取的是数据信息。兼容现有的操作控制信号的表达，操作控制信号为00可以表示当前开始处理新的一个位平面的电压数据；操作控制信号为01可以表示当前开始处理新的一行像素的电压数据。应理解，上述表示方法仅是示例性的说明，而不作为对本技术实施例的限定。
[0051]
在本技术的一些实施例中，多个待更新电压的像素共用地址信息，该多个待更新电压的像素位于第一行的多个相邻列；该地址信息包括共用行地址和共用列地址，共用行地址用于指示第一行的行序号，共用列地址用于指示该多个待更新电压的像素所共用的列序号。应理解，这里的第一行是指多个行中的某一行。换而言之，在这些实施例中，位于同一行的多个相邻列的待更新电压的像素共用同一地址信息，地址信息包括共用行地址和共用
列地址，共用行地址用于指示位于同一行的多个相邻列的待更新电压的像素所共用的行序号，共用列地址用于指示位于同一行的多个相邻列的待更新电压的像素所共用的列序号。在这些实施例中，共用地址信息的多个待更新电压的像素可以在一个时钟周期内加载，这种编制地址信息的方式可以高效地进行寻址和数据加载。
[0052]
在一个具体的例子中，多个待更新电压的像素可以在一个时钟周期内进行电压数据的加载。可以选取位于同一行、相邻若干列的待更新电压的像素在一个时钟周期内进行电压数据的加载。那么地址信息可以分为共用行地址和共用列地址两部分，分别指示这些像素所在的行和所共用的列序号。在一个时钟周期内进行电压数据加载的像素的个数应等于数据信息的位数。换而言之，数据信息的位与共用地址信息的多个待更新电压的像素一一对应。或者说，数据信息的位与共用列地址的位于同一行的多个相邻列的多个待更新电压的像素一一对应。本具体的例子中，共用地址信息的多个待更新电压的像素可以在一个时钟周期内加载，这种编制地址信息的方式可以高效地进行寻址和数据加载。
[0053]
一种情况下，共用列地址的位于同一行的多个相邻列的多个待更新电压的像素的个数、数据信息的位数与读入数据信息的数据总线的位宽相等。例如，图3所示的像素区域22和像素区域23中共包括32
×
136个(136行32列)像素，数据总线的位宽为32bit。其中每行的32个像素共用一个地址信息，即该32个像素共用一个共用行地址，并且共用一个共用列地址，在一个时钟周期内将电压数据载入主存储器410。
[0054]
另一种情况下，共用列地址的位于同一行的多个相邻列的多个待更新电压的像素的个数与数据信息的位数相等，均小于读入数据信息的数据总线的位宽，即数据总线的位宽不被全部使用。例如，图3所示的像素区域0或像素区域1中包括16
×
136个(136行16列)像素，数据总线的位宽为32bit。其中每行的16个像素可以共用一个地址信息，即该16个像素共用一个共用行地址，并且共用一个共用列地址，在一个时钟周期内占用数据总线的16bit将电压数据载入主存储器410。数据总线的剩余16bit可以闲置，也可以用于放置地址信息，本技术对此不做限定。
[0055]
在本技术的一些实施例中，控制逻辑单元440还用于向主存储器410发送写控信号，该写控信号用于指示主存储器410按地址信息指示的地址写入数据信息中对应的电压数据。根据具体需要，该写控信号可以为1bit，也可以包括更多比特。应理解，如果本技术的一些实施例中地址信息和数据信息不在同一时钟周期传输进入控制逻辑单元440，则数据信息也不是连续输入主存储器410的。这种情况下，控制逻辑单元440可以向主存储器410发送写控信号，来指示主存储器410地址信息和对应的数据信息已经准备好，可以进行数据载入了。这样可以降低数据载入发生错误的概率。主存储器410载入电压数据可以是控制写指针移动至地址上，将数据信息写入到相应地址寄存器，然后控制指针移动及换行。
[0056]
本技术还提供了一种lcos调制装置，也称为lcos调制模块。该lcos调制装置可以包括前文描述的lcos加载装置；以及调制器，用于从主存储器获取已完成加载的电压数据，并对待更新电压的像素进行调制。
[0057]
图5是本技术的一个实施例的lcos调制装置500的示意性框图。如图5所示，对应于图4的lcos加载装置400，lcos调制装置500可以包括：控制逻辑单元540，用于获取地址信息和数据信息，该地址信息用于指示待更新电压的像素的地址，该数据信息包括待更新电压的像素的电压数据；主存储器510，用于从控制逻辑单元540获取该地址信息和该数据信息，
并按该地址信息指示的地址加载该数据信息中对应的电压数据；调制器520，用于从主存储器510获取已完成加载的电压数据，并对待更新电压的像素进行调制。
[0058]
本技术实施例的lcos调制装置除了获取像素的电压数据还获取待更新电压的像素的地址，按待更新电压的像素的地址加载对应的电压数据并进行调制，而不是将所有像素的电压数据进行加载和调制，可以缩短电压更新和调制的时长，减小像素上光信号的相位抖动，从而提高光通信系统的性能。
[0059]
应理解，lcos调制装置500中的控制逻辑单元540对应于前文描述的控制逻辑单元440，主存储器510对应于前文描述的主存储器410，此处不再赘述其具体的功能和实现。虽然上文的lcos调制装置500没有提及数据的传输方式，但可以理解，本技术各实施例中，主存储器、调制器和控制逻辑单元之间的数据传输可以通过内部的数据总线530实现，本技术对此不做限定。
[0060]
在本技术的一些实施例中，调制器将电压数据加到每个像素的液晶材料上以实现lcos器件的功能。调制器520可以包括从存储器522和调制单元524。从存储器522和调制单元524的功能与图1的从存储器122和调制单元124可以是相类似的，此处不再赘述。只不过从存储器122和调制单元124存储和调制针对的是位平面的所有像素，而从存储器522和调制单元524存储和调制针对的是位平面中待更新电压的像素。
[0061]
应理解，本技术实施例中描述的数据总线的数据位宽、操作控制信号的比特数、写控信号的比特数、地址信息的比特数、每个位平面中像素的行数和列数、像素区域的个数等仅是举例，而非对本技术的限制。
[0062]
实验结果显示，在相同像素数量的情况下，本技术的方案相较于每次更新所有像素的电压数据的方案，本技术的方案的载入及调制时间总和可以降低10倍以上，这使得相应的光相位抖动显著减小，光通信系统的性能大幅提升。
[0063]
本技术还提供了一种lcos器件，该lcos器件可以包括：包括上文所述的lcos调制装置的硅基背板、被lcos调制装置调制的像素阵列、液晶层、位于像素阵列和液晶层之间的电极层和位于液晶层上的玻璃盖板，其中，lcos调制装置通过电极层将调制后的像素上的电压加到液晶层上，玻璃盖板用于保护液晶层并使光信号透过。
[0064]
图7是本技术一个实施例的lcos器件700的结构示意图。如图7所示，lcos器件700包括：包括lcos调制装置的硅基背板710、被lcos调制装置调制的像素阵列720、液晶层730、位于像素阵列720和液晶层730之间的电极层740和位于液晶层730上的玻璃盖板750。像素阵列720可以为铝层，例如可以包括1952
×
1088像素。lcos调制装置的调制器调制像素阵列720中的像素并通过电极层740将调制后的像素上的电压加到液晶层730。液晶层中通常可以包括导向材料，该导向材料可以在零电压情况下固定液晶分子的排列方向。玻璃盖板上靠近液晶层的一面通常可以包括导电层，该导电层可以为例如氧化铟锡(indium tin oxide，ito)层，其具有很好的导电性和透明性，用于透过光信号并导电。应理解，图7中硅基背板710、像素阵列720、液晶层730、电极层740和玻璃盖板750的尺寸、位置、具体形态等均是示意性的，不应对本技术构成限定。
[0065]
可选地，该lcos器件还可以包括上文所述的外部功能模块，并用于完成上述功能。
[0066]
本技术还提供了一种lcos芯片，包括：硅基背板，该硅基背板内有上文所述的lcos调制装置、像素阵列和电极层。
[0067]
本技术还提供了一种波长选择开关wss，该wss包括上文所述的lcos器件、s个输入端口和t个输出端口。光信号从s个输入端口中的至少一个输入端口输入，经lcos器件选择后从t个输出端口中的至少一个输出端口输出，其中s和t为正整数，s和t中至少有一个大于1。
[0068]
图8是本技术一个实施例的wss 800的结构示意图。如图8所示，wss 800包括s个输入端口810、lcos器件820和t个输出端口830。光信号可以从s个输入端口810中的至少一个输入端口810输入，经lcos器件820选择后从t个输出端口830中的至少一个输出端口830输出。由此完成光信号传输方向的改变，例如完成光信号的交换、上载或下载。s和t可以相等也可以不相等，本技术对此不做限定。
[0069]
应理解，本技术实施例的wss通过lcos器件对光信号的相位进行调制，从而改变光信号的传输方向。
[0070]
可选地，s个输入端口和t个输出端口可以由光纤构成。s个输入端口和t个输出端口可以形成输入输出光纤阵列。
[0071]
可选地，wss还可以包括光栅，位于输入端口和lcos器件之间，用于将不同波长的光信号在空间上进行解复用。可代替的，光栅可以是波分复用器。
[0072]
可选地，wss还可以在液晶板上基于全息技术实现光信号在空间上的解复用。
[0073]
可选地，wss还可以包括准直器，位于输入端口和光栅之间，用于对光信号进行准直。
[0074]
可选地，wss还可以包括透镜用于对光信号进行聚焦或准直。
[0075]
wss还可以包括包括其他器件，本技术对此不做限定。
[0076]
本技术还提供了一种光通信系统，该光通信系统包括上述wss。光通信系统中还可以包括光发射机、光纤、中继器和光接收机等设备。wss可以位于光通信系统的任意合适的位置，用于对光信号进行交换、上载或下载。
[0077]
本技术还提供了一种lcos调制方法。图6是本技术一个实施例的lcos调制方法600的示意性流程图。该方法600包括以下步骤。
[0078]
s610，获取地址信息和数据信息，地址信息用于指示待更新电压的像素的地址，数据信息包括该待更新电压的像素的电压数据。
[0079]
s620，按地址信息指示的地址加载数据信息中对应的电压数据。
[0080]
s630，根据已完成加载的电压数据，对待更新电压的像素进行调制。
[0081]
本技术实施例的lcos调制方法，除了获取像素的电压数据还获取待更新电压的像素的地址，按待更新电压的像素的地址加载对应的电压数据并进行调制，而不是将所有像素的电压数据进行加载和调制，可以缩短电压更新和调制的时长，减小像素上光信号的相位抖动，从而提高光通信系统的性能。
[0082]
在本技术的一些实施例中，s610获取地址信息和数据信息，可以包括：在第一时钟周期通过数据总线获取地址信息；在第二时钟周期通过该数据总线获取数据信息。即，在不同的时钟周期通过同一数据总线获取地址信息和数据信息。
[0083]
在本技术的一些实施例中，所述方法600还可以包括：获取操作操作控制信号，该操作控制信号用于指示在当前时钟周期获取的是地址信息还是数据信息。
[0084]
在本技术的一些实施例中，多个待更新电压的像素共用地址信息，多个待更新电
压的像素位于第一行的多个相邻列；地址信息包括共用行地址和共用列地址，共用行地址用于指示第一行的行序号，共用列地址用于指示多个待更新电压的像素所共用的列序号。换而言之，位于同一行的多个相邻列的待更新电压的像素共用同一地址信息，地址信息包括共用行地址和共用列地址，共用行地址用于指示位于同一行的多个相邻列的待更新电压的像素所共用的行序号，共用列地址用于指示位于同一行的多个相邻列的待更新电压的像素所共用的列序号。
[0085]
在本技术的一些实施例中，数据信息的位与共用地址信息的多个待更新电压的像素一一对应。换而言之，数据信息的位与共用列地址的位于同一行的多个相邻列的多个待更新电压的像素一一对应。
[0086]
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的各步骤的执行，可以基于前述产品实施例中的对应模块、单元和器件来实现，在此不再赘述。
[0087]
应理解，本文中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本技术的范围。
[0088]
应理解，在本技术实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
[0089]
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
[0090]
在本技术所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0091]
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0092]
另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
[0093]
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。
而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0094]
以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。