一种驱动电路、驱动IC以及驱动系统的制作方法

一种驱动电路、驱动ic以及驱动系统
技术领域
1.本技术涉及电子电路技术领域，具体而言，涉及一种驱动电路、驱动ic以及驱动系统。


背景技术：

2.传统的全控性半导体高压功率器件的种类有以前主流的bjt(bipolar junction transistor)，igbt(insulated gate bipolar transistor)等功率器件，现在主流的mosfet(metal oxide semiconductor field effect transistor)器件等，目前正在向ⅲ族氮化物材料形成的第三代半导体功率器件gan fet(gallium nitride)等快速演进。
3.在电力电子产品中，对于全控性半导体高压功率器件的使用来说，驱动电路是其必不可少的关键部分，然而，目前的驱动电路一般体积较大，无法有效的实现集成化。
4.综上所述，目前的驱动电路存在体积较大、集成度较低的问题。


技术实现要素：

5.本技术的目的在于提供一种驱动电路、驱动ic以及驱动系统，以解决现有技术中驱动电路体积较大、集成度较低的问题。
6.为了实现上述目的，本技术实施例采用的技术方案如下：
7.第一方面，本技术实施例提供了一种驱动电路，所述驱动电路包括控制模块与驱动信号输出模块，所述控制模块与所述驱动信号输出模块电连接，且所述驱动信号输出模块用于与待驱动器件电连接；其中，
8.所述驱动信号输出模块包括至少两个晶体管，且所述至少两个晶体管通过同一衬底外延生长而成；
9.所述控制模块用于控制所述至少两个晶体管的关断状态，以控制所述待驱动器件的工作状态。
10.第二方面，本技术实施例提供了一种驱动ic，所述驱动ic包括至少两个晶体管，且所述至少两个晶体管通过同一衬底外延生长而成。
11.第三方面，本技术实施例提供一种驱动系统，所述驱动系统包括待驱动器件与上述的驱动电路，所述驱动电路与所述待驱动器件电连接，其中，所述驱动电路用于控制所述待驱动器件的工作状态，且所述待驱动器件包括氮化物器件。
12.相对于现有技术，本技术具有以下有益效果：
13.本技术提供了一种驱动电路、驱动ic以及驱动系统，该驱动电路包括控制模块与驱动信号输出模块，控制模块与驱动信号输出模块电连接，且驱动信号输出模块用于与待驱动器件电连接；其中，驱动信号输出模块包括至少两个晶体管，且至少两个晶体管通过同一衬底外延生长而成；控制模块用于控制至少两个晶体管的关断状态，以控制待驱动器件的工作状态。由于本技术提供的驱动信号输出模块中的晶体管通过同一衬底生长而成，因此其实现了集成，能够将电路做到较小，实现了小型化以及提升了集成度的目的。
14.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
15.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
16.图1为本技术实施例提供的驱动电路的一种模块示意图。
17.图2为本技术实施例提供的驱动信号输出模块的一种结构示意图。
18.图3-图8为本技术实施例提供的对衬底进行处理时对应的结构示意图。
19.图9为本技术实施例提供的驱动信号输出模块的剖面示意图。
20.图10为本技术实施例提供的功率器件的fom值的示意图。
21.图11为本技术实施例提供的功率器件hemt与hhmt的电路符号示意图。
22.图12为本技术实施例提供的单相半桥电路的一种电路示意图。
23.图13为本技术实施例提供的单相半桥电路的另一种电路示意图。
24.图14为本技术实施例提供的单相电路的一种电路示意图。
25.图15为本技术实施例提供的双路输出半桥驱动电路的一种电路示意图。
26.图16为本技术实施例提供的控制模块的一种模块示意图。
27.图17为本技术实施例提供的驱动电路的一种电路示意图。
28.图中：100-控制模块；200-驱动信号输出模块。
具体实施方式
29.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
30.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
31.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
32.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备
所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
33.在本技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
34.在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
35.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
36.正如背景技术所述，在电力电子产品中，对于全控性半导体高压功率器件的使用来说，驱动电路是其必不可少的关键部分，然而，目前的驱动电路一般体积较大，无法有效的实现集成化。
37.有鉴于此，本技术提供了一种驱动电路，通过在同一衬底上生长至少两个晶体管的方式，实现器件的集成，进而实现驱动电路的小型化。
38.下面对本技术提供的驱动电路进行示例性说明：
39.作为一种可选的实现方式，请参阅图1，该驱动电路包括控制模块100与驱动信号输出模块200，控制模块100与驱动信号输出模块200电连接，且驱动信号输出模块200用于与待驱动器件电连接；其中，驱动信号输出模块200包括至少两个晶体管，且至少两个晶体管通过同一衬底外延生长而成，控制模块100用于控制至少两个晶体管的关断状态，以控制待驱动器件的工作状态。
40.通过在同一衬底上外延生长驱动信号输出模块200的方式，能够实现驱动信号输出模块200的小型化，进而实现整个驱动电路的小型化。
41.可以理解地，当需要控制待驱动器件开始或停止工作时，控制模块100会发送相应的控制信号，进而通过控制驱动信号输出模块200的方式，达到控制待驱动器件的效果。
42.需要说明的是，本技术提供的待驱动器件可以为功率管，并且，本技术对待驱动器件的数量也并不做限定，其可以为1个，也可以为2个或者3个。可以理解地，驱动信号输出模块200的输出端与功率管的栅极电连接，进而提供功率管工作的驱动信号。
43.下面对本技术提供的驱动信号输出模块200进行示例性说明：
44.其中，本技术并不对使用的晶体管的类型进行限定，例如，在该至少两个晶体管中，可以全部为n型晶体管，也可以全部为p型晶体管，或者部分为n型晶体管，部分为p型晶体管。并且，本技术提供的晶体管均为常关型晶体管。
45.同时，本技术也并不对晶体管的种类进行限定，例如，晶体管可以为三极管、mos管(metal oxide semiconductor field effect transistor，金氧半场效晶体管)或者hemt(high electron mobility transistor，高电子迁移率晶体管)、hhmt(高空穴迁移率晶体管)。
或sin等绝缘材料更容易导致aln的成核，所以在合适的生长工艺下，aln也可以实现仅在垂直的(111)硅面上成核与生长，只是工艺窗口较小。
55.在其他材料如al2o3中，gan就可在al2o3(0001)面上成核生长，所以可以避免上述问题。
56.其中，以硅衬底为例，请参阅图3，在生长aln成核层之前，对衬底的处理可以为首先在衬底上刻蚀形成有(111)面的长条结构，例如，在衬底的上表面形成绝缘层，可选地，绝缘层可以为热氧化或气相沉积形成的sio2层。并且，作为一种实现方式，该绝缘层的厚度约为0.5微米。
57.如图4所示，利用掩膜对绝缘层进行光刻，进而形成间隔设置的绝缘层。然后对衬底进行刻蚀，由于绝缘层的阻挡，因此位于绝缘层下方的衬底不会被刻蚀掉，而没有绝缘层的区域，会被刻蚀出凹槽，进而形成了垂直的多个凹槽，且该凹槽间隔设置。其中，凹槽的侧壁具有六角对称的晶格结构，例如si的(111)面。
58.然后，请参阅图5，在衬底的表面沉积牺牲层，此时，绝缘层的表面，凹槽底部的表面以及凹槽侧壁的表面均覆盖有牺牲层。可选地，牺牲层的材料可以为氮化硅。接着进行干法刻蚀，去除绝缘层表面上与凹槽底部表面上的牺牲层，而保留凹槽侧壁表面的牺牲层，如图6所示。
59.如图6所示，通过氧化工艺，在沟槽的底面上可再次形成绝缘层，该绝缘层的材料仍可以为sio2。其中，在衬底表面与凹槽底部的表面制作绝缘层，可以避免在后续生长氮化物半导体时镓原子与硅衬底的不兼容，避免出现回熔(melt-back)现象。同时，在凹槽底部表面的绝缘层还可以有效阻绝氮化物半导体与硅衬底之间的漏电流，并降低硅衬底所带来的寄生电容。
60.然后，通过选择性湿法腐蚀，利用牺牲层和绝缘层的刻蚀选择比，去除凹槽侧表面的牺牲层。
61.可以理解地，此时衬底的上表面以及凹槽底部表面均覆盖有绝缘层，作为一种实现方式，衬底的上表面以及凹槽底部表面的绝缘层的厚度相同。并且，凹槽侧壁裸露。
62.在实现上述操作后，可再次通过氧化工艺，在凹槽的侧壁上形成薄的绝缘层，其中，凹槽的侧壁上的绝缘层的厚度需小于衬底的上表面以及凹槽底部表面的绝缘层的厚度。以满足在后续去除侧壁的绝缘层时，在衬底底部与凹槽底部表面仍有一定厚度的绝缘层保护衬底。这些绝缘层可以避免在后续生长氮化物半导体时镓原子与硅衬底的不兼容，避免出现回熔(melt-back)现象，对于硅衬底上制作氮化物半导体器件是必不可少的。
63.然后通过曝光显影工艺，去除凹槽侧壁上的部分绝缘层，需要说明的是，在去除侧壁部分绝缘层时，会同时去除衬底上表面的绝缘层，但由于衬底上表面的绝缘层的厚度远大于凹槽侧壁上绝缘层的厚度，因此衬底上表面的绝缘层仅会被刻蚀一定的厚度，但并不会完全去除。
64.可以理解的，请参阅图7，此时除了凹槽侧壁上部分区域未被绝缘层覆盖，其它位置均被绝缘层所覆盖。因此在硅衬底上沉积aln成核层时，仅会在侧壁部分区域上形成aln成核层，如图8所示，且单晶aln晶体的生长方向是<0001>,表面是(0001)面。
65.需要说明的是，如果采用其他衬底例如al2o3,则成核层也可以是gan。此时通过工艺调节可以较容易实现仅在暴露的衬底表面成核。
66.在形成成核层后，即可以aln成核层为核心，制作本技术所述的的驱动信号输出模块。
67.作为一种实现方式，可以沿成核层侧向外生长第一氮化物半导体层，可以理解地，由于凹槽的存在，生长后为凹槽内填充有第一氮化物半导体层。可以理解的是，在生长所述第一氮化物半导体层之前，还可以先沉积形成一缓冲层，也可以不形成缓冲层。
68.为了实现本技术中提供的hemt与hhmt器件为常关型器件，本技术中，在第一氮化物半导体可形成至少一个p型掺杂区域和/或n型掺杂区域，进而耗尽栅电极附近的二维载流子器。例如，第一氮化物半导体层形成至少一个p型掺杂区域，其与栅电极在<0001>晶向投影方向上至少部分重叠，并与二维载流子气电耦合，从而基本耗尽该第一导电类型二维载流子气，以实现晶体管为常关型。
69.在上时结构的基础上，可再取出衬底表面的绝缘层以及该绝缘层下的部分衬底，此时衬底上仍会形成凹槽结构。然后再外延生长第二氮化物半导体层。其中，第一氮化物半导体层即为沟道层，第二氮化物半导体层即为势垒层。最后再制作电极，完成本技术所述的驱动信号输出模块的制作。
70.可以理解地，在垂直界面的两侧的晶向分别为(000-1)与(0001)，且(0001)的反方向为(000-1)，在(000-1)晶向上，沟道层与势垒层会形成2dhg(二维空穴气)，在(0001)晶向上，沟道层与势垒层会形成2deg(二维电子气)。其中，2deg侧的源、漏、栅形成hemt器件；2dhg侧形成hhmt器件。其中，源极与漏极与2deg或2dhg要形成好的欧姆接触，也就是接触电阻越小越好。栅极则要尽量减少到沟道的漏电流：可以和势垒层形成肖特基接触，也可以在栅电极下形成绝缘层来降低漏电流，也就是在形成栅电极前形成栅绝缘层。
71.对于hemt和hhmt两种器件，其源极和漏极通常都可以采用同一种材料，但是由于hemt的欧姆接触金属和hhmt的欧姆接触金属通常不同，所以hemt的源漏极材料和hhmt的源漏极通常不同。由于对功函数的要求通常不同，hemt的栅极材料和hhmt的栅极通常也不同。
72.hhmt与hemt源漏栅的相对排布仅是用于示意，也可以有很多其他的相对位置关系。
73.这样形成的鳍式结构具有垂直的沟道结构，通过增加沟道的高度可以显著的增加有效导通面积，降低导通电阻，从而降低生产成本。
74.需要说明的是，如果采用al2o3或sic衬底，上述sio2绝缘层也可能不需要。这主要是因为ga原子与al2o3或sic是兼容的，没有回熔现象。在合适的工艺条件下，在具六角对称性的al2o3(0001)或sic(0001)上更容易成核与生长，因此，这种具有垂直的生长面的衬底自然的具有选区生长的能力。当然，如果仍然采用非晶的绝缘层如sio2、sin，这种选择性生长的工艺窗口更大更可控。
75.图9为本技术提供的在垂直界面左右侧分别制备有一个hhmt与hemt的横切面示意图。当然，在其它的一些实施例中，也可以仅制作hhmt或hemt，或在垂直界面的两侧制作多个hhmt与hemt。
76.通过上述制备工艺，能够在同一衬底上生长hhmt和/或hemt，实现器件的集成。
77.需要说明的是，制作该至少一个hemt与至少一个hhmt的材料可以为三族氮化物。
78.其中，低压功率器件的工作状态主要分为三种状态，关断状态，开关瞬间切换状态以及开通状态，低压功率器件本身的损耗以及工作频率严重影响整个电力电子产品的功耗
和体积。
79.低压功率器件自身的损耗分为开通状态时的损耗和开关瞬间切换状态时的损耗；开通损耗主要与电流和导通电阻值ron相关，在大电流开通下，主要通过增加器件内部裸带的有效面积来降低导通电阻值ron。开关损耗主要与工作频率和器件的寄生电容cp相关，在高频工作时，主要通过减小器件内部裸带的有效面积来降低寄生电容值cp。
80.由于降低自身的损耗的主要手段是相互矛盾的，所以通常用ron和cp的乘积值作为衡量低压功率器件的一个重要性能指标，通常把ron和cp的乘积值简称为低压功率器件的fom值(figure of merit)。若低压功率器件在本身损耗很低时就可以工作在高频大电流状态，那么整个电力电子电路系统就可以实现高频工作。在高频时电路中的电感，变压器等无源大体积元器件就可以成倍的缩减体积，进而实现产品的低功耗和体积小型化。
81.如图10所示，本技术示出了功率器件的fom值的示意图，由图可知，相对于传统的si材料晶体管，本技术采用三族氮化物的晶体管器件的rom值更小。并且，通过在同一衬底上生长hhmt和/或hemt，可以进一步降低寄生电容电感等，提高器件的工作频率并降低损耗。换言之，本技术通过材料的改进以及在同一衬底上生长hhmt和/或hemt的方式，共同实现了降低器件损耗的效果。
82.并且，在上述制备工艺的基础上，可制作本技术提供的驱动信号输出模块200。其中，驱动电路一般包括隔离驱动ic器件和非隔离驱动ic器件，其中隔离驱动ic器件主要包括隔离单路输出器件和隔离半桥输出器件，非隔离驱动ic器件主要包括单路输出器件，双路输出器件，多路输出器件以及半桥输出器件等。
83.本技术以非隔离驱动ic器件为例进行说明，作为第一种可能的实现方式，驱动信号输出模块200包括单相半桥电路、两相半桥电路以及三相半桥电路。需要说明的是，图11示意的是高电子迁移率晶体管(high electron mobility transistor，hemt)及高空穴迁移率晶体管(high hole mobility transistor，hhmt)的电路符号。hemt包括第一源电极101、第一漏电极103、第一栅电极102和第一体电极104，其中在第一源电极101和第一漏电极103之间是二维电子气(two-dimensional electron gas，2deg)沟道105，实心圆球代表电子。hhmt包括第二源电极201、第二漏电极203、第二栅电极202和第二体电极204，其中在第二源电极201和第二漏电极203之间是二维空穴气(two-dimensional hole gas，2dhg)沟道205，空心圆球代表空穴。第一栅电极102和第二栅电极202分别控制hemt和hhmt导电沟道的导通和关断。
84.请参阅图12，当驱动信号输出模块200包括单相半桥电路时，驱动信号输出模块200包括第一hhmt与第一hemt，第一hhmt与第一hemt的漏极均与输出端口连接，且输出端口用于与待驱动器件电连接；
85.当驱动信号输出模块200包括双相半桥电路时，驱动信号输出模块200包括第一hhmt、第一hemt、第二hhmt以及第二hemt，第一hhmt、第二hhmt、第一hemt、第二hemt的漏极均与输出端口连接；
86.当驱动信号输出模块200包括三相半桥电路时，驱动信号输出模块200包括第一hhmt、第一hemt、第二hhmt、第二hemt、第三hhmt以及第三hemt，第一hhmt、第一hemt、第二hhmt、第二hemt、第三hhmt以及第三hemt的漏极均与输出端口连接。
87.可选地，输出端口包括第一输出端口与第二输出端口，第一输出端口与第二输出
端口均与同一待驱动器件电连接。
88.请参阅图13，当驱动信号输出模块200包括单相半桥电路时，驱动信号输出模块200还包括第一附加电路与第二附加电路，第一hhmt的漏极通过第一附加电路与第一输出端口电连接，第一hemt的漏极通过第二附加电路与第二输出端口电连接，第一附加电路与第二附加电路用于调控第一hhmt的导通时间。作为一种实现方式，第一附加电路与第二附加电路可包括二极管、电容等器件，进而对hhmt的导通时间进行调控。作为另一种实现方式，第一附加电路与第二附加电路的阻值不同。通过设置阻值不同的附加电路，能够控制器件导通与关断时间。例如，在第一附加电路阻值为100ω时，器件导通时间需要100ms；而当第一附件电路的阻值为200ω时，器件导通时间需要200ms。同时，在此基础上，还可设置更多的附加电路，且附加电路与第一附加电路并联，附加电路的阻值也并不相同，进而能够实现控制不同附加电路导通时，其导通时间可以变化。
89.其中，本技术所述的第一附加电路与第二附加电路可以为一电阻，也可以为多个电阻串联或并联组成的电路。或者，附加电路也可以为其它耗能或非耗能器件，本技术不做限定。
90.当驱动信号输出模块200包括双相半桥电路时，驱动信号输出模块200还包括第三附加电路与第四附加电路，第一hhmt的漏极通过第一附加电路与第一输出端口电连接，第二hhmt的漏极通过第三附加电路与第一输出端口电连接，第一hemt的漏极通过第二附加电路与第二输出端口电连接，第二hemt的漏极通过第四附加电路与第二输出端口电连接，其中，第三附加电路与第四附加电路的阻值不同，同理地，第三附加电路与第四附加电路用于调控第二hhmt的导通时间。
91.当驱动信号输出模块200包括三相半桥电路时，驱动信号输出模块200还包括第五附加电路与第六附加电路，第一hhmt的漏极通过第一附加电路与第一输出端口电连接，第二hhmt的漏极通过第三附加电路与第一输出端口电连接，第三hhmt的漏极通过第五附加电路与第一输出端口电连接，第一hemt的漏极通过第二附加电路与第二输出端口电连接，第二hemt的漏极通过第四附加电路与第二输出端口电连接，第三hemt的漏极通过第六附加电路与第二输出端口电连接，其中，第五附加电路与第六附加电路的阻值不同。同理地，第五附加电路与第六附加电路用于调控第二hhmt的导通时间。
92.作为本技术的第二种实现方式，驱动信号输出模块200包括单相电路、两相电路以及三相电路。
93.请参阅图14，当驱动信号输出模块200包括单相电路时，驱动信号输出模块200包括第一hhmt、第一hemt以及第四hhmt，第一hhmt与第四hhmt并联，且第一hhmt、第四hhmt、第一hhmt的漏极均与输出端口连接。
94.通过设置第一hhmt与第四hhmt，同样能够实现控制待驱动器件导通与关断的时间。例如，在控制待驱动器件导通时，可以先控制第一hhmt导通，实现预启动，然后再控制第一hhmt与第四hhmt同时导通，进而缩短待驱动器件的导通时间。通过设置并联的器件，也可以增大驱动电流，这对于驱动电流相对较低的hhmt尤为有利。
95.当驱动信号输出模块200包括双相电路时，驱动信号输出模块200包括第一hhmt、第一hemt、第二hhmt、第二hemt、第四hhmt以及第五hhmt，第一hhmt、第二hhmt、第四hhmt以及第五hhmt并联，且第一hhmt、第一hemt、第二hhmt、第二hemt、第四hhmt以及第五hhmt的漏
极均与输出端口连接；
96.当驱动信号输出模块200包括三相电路时，驱动信号输出模块200包括第一hhmt、第一hemt、第二hhmt、第二hemt、第三hhmt、第三hemt、第四hhmt、第五hhmt以及第六hhmt，第一hhmt、第二hhmt、第三hhmt、第四hhmt、第五hhmt以及第六hhmt并联，第一hhmt、第一hemt、第二hhmt、第二hemt、第三hhmt、第三hemt、第四hhmt、第五hhmt以及第六hhmt的漏极均与输出端口连接。
97.作为本技术的第三种实现方式，请参阅图15，驱动信号输出模块200包括双路输出半桥驱动电路，其中，
98.驱动信号输出模块200包括第一hhmt、第一hemt、第二hhmt以及第二hemt，第一hhmt、第一hemt的漏极均与第一输出端口连接，第二hhmt、第二hhmt的漏极与第二输出端口连接；其中，第一输出端口用于与一待驱动器件连接，第二输出端口用于与另一待驱动器件连接。
99.可选地，在驱动信号输出模块200包括双路输出半桥驱动电路时，两个待驱动器件可以组成上下半桥，进而能够通过驱动信号输出模块200控制上下半桥工作的目的。当然，输入端口的数量也可以更多，进而驱动更多的待驱动器件，本技术对此并不做任何限定。
100.可以理解地，当驱动信号输出模块200包括多个器件，例如第一种实现方式中，当驱动信号输出模块200包括三相半桥电路时，需要3个hhmt器件与3个hemt器件，其可以通过在衬底的垂直界面的一侧制作3个hhmt器件，另一侧制作3个hemt器件的方式实现。
101.可选地，在利用驱动信号输出模块200构建驱动电路时，可以制作非隔离栅极驱动电路，例如低端栅极驱动与半桥栅极驱动电路等，也可以制作隔离型驱动电路，例如隔离栅极驱动电路。其中，隔离栅极驱动电路中包括隔离器件，例如电容等隔离器件。
102.作为一种可选的实现方式，请参阅图16，控制模块100包括驱动信号输入模块、控制信号输入模块、电源模块、保护模块以及主控模块，其中，电源模块与驱动信号输出模块200电连接；驱动信号输入模块、控制信号输入模块、保护模块均与主控模块电连接，主控模块与驱动信号输出模块200电连接；主控模块用于依据驱动信号输入模块、控制信号输入模块以及保护模块的信号控制驱动信号输出模块200的关断状态。
103.以图17为例进行说明，主控模块可以为一与门、同向器以及反相器组成的电路，该与门的输出端可以分别与hemt与hhmt电连接，与门的输入端分别与保护模块、控制信号输入模块(图未示)以及驱动信号输入模块电连接。其中，驱动信号输入模块可以与控制器等装置电连接，并用于接收相应的控制信号，控制信号输入模块可以为控制器等装置，其与与门电连接，并用于控制与门开始工作或停止工作。并且，本技术提供的保护模块包括过温保护模块与低压保护模块，且过温保护模块与低压保护模块均与与门电连接，并向与门输入信号。
104.换言之，当控制信号输入模块、驱动信号输入模块、过温保护模块与低压保护模块均输出高电平时(表示驱动电路未出样过温或低压的情况)，与门控制驱动信号输出模块200工作。
105.同时，本技术提供的驱动电路还可实现控制模块100与驱动信号输出模块200的集成，且由于驱动信号输出模块200已经进行了一次集成，因此当控制模块100与驱动信号输出模块200进行集成时，其集成后的体积更小。
106.基于上述实施例，本技术还提供了一种驱动ic，驱动ic包括至少两个晶体管，且至少两个晶体管通过同一衬底外延生长而成。本技术提供的驱动ic，能够实现器件基于统一衬底进行集成，进而能够实现小型化。
107.并且，基于上述实施例，本技术还提供了一种驱动系统，该驱动系统包括待驱动器件与上述的驱动电路，驱动电路与待驱动器件电连接，其中，驱动电路用于控制待驱动器件的工作状态，且待驱动器件包括氮化物器件。
108.并且，该驱动电路与待驱动器件集成于同一芯片，通过将驱动电路与待驱动器件集成于同一芯片，能够实现整个驱动系统的小型化。
109.综上所述，本技术提供了一种驱动电路、驱动ic以及驱动系统，该驱动电路包括控制模块与驱动信号输出模块，控制模块与驱动信号输出模块电连接，且驱动信号输出模块用于与待驱动器件电连接；其中，驱动信号输出模块包括至少两个晶体管，且至少两个晶体管通过同一衬底外延生长而成；控制模块用于控制至少两个晶体管的关断状态，以控制待驱动器件的工作状态。由于本技术提供的驱动信号输出模块中的晶体管通过同一衬底生长而成，因此其实现了集成，能够将以及做到较小，实现了小型化的目的。
110.另外，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
111.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
112.对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。