半导体结构的制作方法及半导体结构与流程

技术特征：
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底上还形成有预设阻挡层，所述预设阻挡层覆盖所述核心区和所述外围区；去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层；在所述第一阻挡层和所述基底上依次形成层叠的介质层和第一导电层；去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm
‑
100nm。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层的步骤包括：在所述预设阻挡层上形成第一光刻胶层，所述第一光刻胶层至少覆盖所述核心区对应的所述预设阻挡层；以所述第一光刻胶层为掩膜刻蚀所述预设阻挡层，以形成所述第一阻挡层；去除所述第一光刻胶层。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤包括：在所述第一导电层上形成第二光刻胶层，所述第二光刻胶层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合；以所述第二光刻胶层为掩膜刻蚀所述第一导电层和所述介质层，以暴露所述第一阻挡层；去除所述第二光刻胶层。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基底内还设置有源区；去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：在所述第一阻挡层和所述基底上形成位线接触孔，所述位线接触孔的底部暴露所述核心区内的所述有源区；在所述位线接触孔内形成第二导电层，所述第二导电层与所述第一阻挡层齐平；在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层；在所述第三导电层上形成第二阻挡层。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在所述第三导电层上形成第二阻挡层的步骤之后，所述半导体结构的制作方法还包括：对所述第二阻挡层背离所述基底的表面进行平坦化处理，平坦化处理后的所述第二阻
挡层未暴露出所述第三导电层。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，通过化学机械研磨对所述第二阻挡层背离所述基底的表面进行平坦化处理。8.根据权利要求6所述的半导体结构的制作方法，其特征在于，在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层的步骤包括：在所述第一阻挡层、所述第二导电层和所述第一导电层上沉积氮化钛层；在所述氮化钛层上沉积钨层。9.根据权利要求5所述的半导体结构的制作方法，其特征在于，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：在所述外围区内的部分所述有源区上外延生长外延层，所述外延层含有预设金属。10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述有源区和所述外延层的材质均为硅，所述预设金属为锗。11.根据权利要求1
‑
10任一项所述的半导体结构的制作方法，其特征在于，所述核心区的周向边缘设有所述外围区，且所述核心区位于所述第一阻挡层在所述基底上的正投影的内部。12.根据权利要求1
‑
10任一项所述的半导体结构的制作方法，其特征在于，所述第一阻挡层的材质包括氮化硅，所述第一导电层的材质包括多晶硅。13.一种半导体结构，其特征在于，包括：基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底内还设置有源区；设置在所述基底上的第一阻挡层，所述第一阻挡层至少覆盖所述核心区；设置在所述基底和部分所述第一阻挡层上的介质层；设置在所述介质层上的第一导电层。14.根据权利要求13所述的半导体结构，其特征在于，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm
‑
100nm。15.根据权利要求13或14所述的半导体结构，其特征在于，所述半导体结构还包括：设置在所述第一阻挡层和所述第一导电层上的第三导电层，以及设置在所述第三导电层上的第二阻挡层，所述第二阻挡层背离所述基底的表面齐平。16.根据权利要求13或14所述的半导体结构，其特征在于，所述第一阻挡层形成有位线接触孔，所述位线接触孔延伸至所述基底，且位线接触孔的底部暴露所述核心区内的所述有源区；所述位线接触孔内填充有第二导电层，所述第二导电层与所述第一阻挡层齐平。

技术总结
本发明提供一种半导体结构的制作方法及半导体结构，涉及半导体制造技术领域，用于解决基底内的器件损伤的技术问题，该制作方法包括：提供基底，基底包括核心区和位于核心区外且相邻的外围区，基底上形成有预设阻挡层，预设阻挡层覆盖核心区和外围区；去除外围区对应的至少部分预设阻挡层，以暴露部分基底，保留的预设阻挡层形成第一阻挡层；在第一阻挡层和基底上依次形成层叠的介质层和第一导电层；去除第一阻挡层上的部分介质层和部分第一导电层，保留第一阻挡层上靠近外围区的部分介质层和部分第一导电层。通过第一阻挡层和介质层部分重叠，减少基底暴露，降低基底被去除部分的风险，进而降低了基底内的器件暴露甚至损伤的风险。风险。风险。


技术研发人员：杨蒙蒙 白杰
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.04.23
技术公布日：2021/10/19