混合导电结构及其形成方法与流程

1.本技术的实施例涉及混合导电结构及其形成方法。


背景技术：

2.在集成电路中，导电结构(例如金属接触件、通孔、和导线)电连接至诸如栅极电极和源极/漏极端子的晶体管区，以从晶体管和向晶体管传播电信号。根据集成电路的复杂性，导电结构可以形成多层金属布线。


技术实现要素：

3.在一些实施例中，一种结构，包括：第一栅极结构，形成在衬底上；第二栅极结构，形成在所述衬底上；外延结构，位于所述第一栅极结构和所述第二栅极结构之间；第一导电结构，包括第一金属，并且设置在所述外延结构上；第二导电结构，包括第二金属，并且设置在所述第一导电结构；以及第三导电结构，包括第三金属，并且设置在所述第二栅极结构上，其中，所述第一金属、所述第二金属、和所述第三金属彼此不同。
4.在一些实施例中，一种结构，包括：衬底；第一钴源极/漏极(s/d)接触件和第二钴s/d接触件，形成在所述衬底上方；第一栅极结构和第二栅极结构，形成在所述衬底上方；第一金属化层，形成在所述第一s/d接触件和所述第二s/d接触件上方、和所述第一栅极结构和所述第二栅极结构上方，其中，所述第一金属化层包括：钌接触件，位于所述第一钴s/d接触件上；第一钨接触件，位于所述第一栅极结构上；以及第二钨接触件，位于所述第二栅极结构和所述第二钴s/d接触件上；以及第二金属化层，形成在所述第一金属化层上，并且包括包括有铜的导电结构和围绕所述铜的阻挡层，其中，所述铜与所述钌接触件接触，并且所述阻挡层介于所述铜和所述第一钨接触件之间、以及所述铜和所述第二钨接触件之间。
5.在一些实施例中，一种方法，包括：沉积位于第一钴接触件、第二钴接触件、和栅极结构上方的介电层；形成位于所述介电层中的第一开口，以暴露所述第一钴接触件；用钌金属填充所述第一开口，以形成位于所述第一钴接触件上的钌接触件；形成位于所述介电层中的第二开口，以暴露所述第二钴接触件和所述栅极结构；用钨填充所述第二开口，以形成位于所述第二钴接触件和所述栅极结构上的钨接触件；形成位于所述钌接触件和所述钨接触件上的铜导电结构，其中，来自所述铜导电结构的所述铜与来自所述钌接触件的所述钌金属接触。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。
7.图1a
‑
图1c是根据一些实施例的具有钌导电结构和钨导电结构的金属化层的截面图；
8.图1d和图1e是根据一些实施例的位于钴导电结构上的钌导电结构的俯视图；
9.图2a和图2b是根据一些实施例的用于形成具有钌导电结构和钨导电结构的金属
化层的方法的流程图；
10.图3
‑
图12是根据一些实施例的在用于形成具有钌导电结构和钨导电结构的金属化层的各种制造操作期间的中间结构的截面图；
11.图13是比较钌接触件和钨接触件的接触电阻的概率图。
具体实施方式
12.以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复其本身并不指示所讨论的各种实施例和/或结构之间的关系。
13.而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
14.在一些实施例中，术语“约”和“基本上”可以指示给定数量的值，该给定数量的值在该值的5％内变化(例如该值的
±
1％、
±
2％、
±
3％、
±
4％、、
±
5％)。这些值仅是示例，并不旨在进行限制。应当理解的是，术语“大约”和“基本上”可以指的是如相关(一些)领域的技术人员根据本文的教导所解释的给定数量的值的百分比。
15.集成电路(ic)中的有源器件和无源器件通过诸如金属接触件、金属通孔、和金属线的多个导电结构连接在本地层级(例如在ic的同一区域内)和全局层级(例如在ic的不同区域之间)。这些导电结构——其可以包括不同的导电材料(例如不同的金属填充物)——形成在垂直堆叠的金属化(或者互连)层中。
16.当具有不同导电材料的金属化层彼此堆叠时，为了避免由于导电材料之间的不期望的相互作用而导致的性能下降，需要对设计因素进行考虑。例如，在钴(co)导电结构上形成的线中(mol)高纵横比钨(w)导电结构可能会遭受腐蚀、材料偏析、电阻性相变、和/或材料损失，这可能导致电阻增加和/或电气故障、以及产量损失。上述失效机制会经由在3:1和4:1之间的范围内的导电结构的纵横比(例如结构的高度与结构的宽度的比值)而加剧。同时，在co导电结构上形成的低纵横比的w导电结构(例如具有小于约3:1的纵横比)并未表现出受高纵横比对应物的缺点的影响。
17.本文描述的实施例针对用高纵横比钌(ru)导电结构替换co导电结构上的高纵横比w导电结构的方法。在一些实施例中，用于高纵横比的导电结构(例如具有大于约3:1的纵横比)的co上w“系统”由co上ru系统替代。根据一些实施例，ru金属超过w金属的优点包括但不限于：改善的导线电阻率(例如约3.81
×
10
‑
16
μω
·
m2)、较高的熔点(例如约2334℃)、和热稳定性、以及无电阻性相变(例如ru具有低电阻的单六角形密堆积(hcp)晶体结构)。在一些实施例中，不替换co导电结构上的低纵横比w导电结构、或者诸如晶体管栅极结构的无钴
结构上的高纵横比w导电结构，因为这些w导电结构不会受到以上讨论的高纵横比w导电结构的缺点的影响。因此，具有w导电结构和ru导电结构的组合的金属化层在本公开的范围和精神内。在一些实施例中，在形成w导电结构之前，形成高纵横比ru导电结构。在一些实施例中，在形成w导电结构之后，形成高纵横比ru导电结构。在一些实施例中，ru金属通过在下面的co导电结构上的选择性沉积来生长。在一些实施例中，本文描述的ru导电结构是无衬垫或者无阻挡的导电结构。例如，ru导电结构不包括衬垫层或者阻挡层，并且ru金属直接沉积在co导电结构上方的导电开口的底部和侧壁表面上。
18.图1a、图1b、和图1c是根据一些实施例的在其上形成有相应的上部金属化层b的金属化层或者互连层a(在本文中也称为“金属化层”)的局部截面图。在一些实施例中，图1a、图1b、和图1c共享金属化层a，但是包括金属化层b的不同布局。下面将参考图1a描述金属化层a。作为示例而非限制，金属化层a包括在co导电结构105上(例如直接在co导电结构105上)形成的ru导电结构100、在栅极结构115上(例如直接在栅极结构115上)形成的w栅极导电结构110、以及部分地在栅极结构115和相邻的co导电结构105上(例如直接在栅极结构115和co导电结构105上)形成的w导电结构120。如图1a所示，co导电结构105形成在源极/漏极(s/d)外延结构125上，外延结构125反过来形成在有源区130的顶部中。根据一些实施例，如图1d和图1e的俯视图所示，co导电结构105是沟槽形状的结构，其沿着y方向所具有的长度大于沿着x方向的宽度。在一些实施例中，co导电结构105沿着y方向的长度在约50nm和约55nm之间，并且co导电结构105沿着x方向的宽度在约28nm和约36nm之间。在一些实施例中，co导电结构105沿着z方向的高度在约28nm和约36nm之间。作为示例而非限制，诸如ru导电结构100、w栅极导电结构110、和w导电结构120的导电结构是圆形或者椭圆形的接触件。
19.根据一些实施例，一个或者多个ru导电结构100可以沿着co导电结构105的长度(例如沿着y方向)形成，如图1d和图1e的示例所示。在一些实施例中，图1d和图1e是ru导电结构100的底部和顶部在co导电结构105的上表面上的投影。如上所述，每个ru导电结构100的底部在co导电结构105内形成具有弓形或者半球形的锚定点。根据co导电结构105的尺寸，锚定点的直径d可以包含在co导电结构105的宽度内，如图1d所示，或者可以由co导电结构的宽度切断，如图1e中由虚线所示。在一些实施例中，锚定点的直径d可以不受co导电结构105沿着y方向的长度的限制，如图1d和图1e所示。在一些实施例中，锚定点的直径d可以在约21nm至约39nm(例如约30nm)的范围内。
20.图1a、图1b、和图1c所示的金属化层a的布局是示例性的而非限制性的。例如，上述导电结构(例如ru导电结构100、w栅极导电结构110、和w导电结构120)的数量和布置可以与图1a、图1b、和图1c所示的不同。因此，金属化层a的布局变化在本公开的精神和范围内。在一些实施例中，金属化层a是mol互连层，其将co导电结构105和栅极结构115电连接至上部金属化层，如图1a、图1b、和图1c所示的上部金属化层b。
21.在图1a中，co导电结构100、w栅极导电结构110、和w导电结构120由第一电介质135、蚀刻停止层(esl)140、和第二电介质145部分地围绕。作为示例而非限制，第一电介质135和第二电介质145中的每一者可以是层间电介质(ild)，上述导电结构形成在其中。
22.在一些实施例中，第一电介质135和第二电介质145包括通过例如高密度化学气相沉积(hdcvd)工艺、等离子体增强化学气相沉积工艺(pecvd)、等离子增强原子层沉积工艺(peald)、或者任何其他合适的沉积工艺沉积的一种或者多种基于氧化硅的电介质。作为示
例而非限制，第一电介质135和第二电介质145可以沉积为厚度在约15nm和约200nm之间。前述的沉积厚度范围、沉积方法、以及材料是示例性的而非限制性的。可以使用不同的材料、厚度范围、或者沉积方法来形成第一电介质135和第二电介质145。这些材料、厚度范围、和沉积方法在本公开的精神和范围内。
23.在一些实施例中，esl140有助于在第一电介质135和第二电介质145中形成ru导电结构100、w栅极导电结构110、和w导电结构120的开口。用于esl140的材料选择可以由氮化硅(sinx)、氧化硅(siox)、氧氮化硅(sion)、碳化硅(sic)、碳氮化硅(sicn)、氮化硼(bn)、氮化硅硼(sibn)、硅碳氮化硼(sicbn)、金属氧化物、或其组合来进行。作为示例而非限制，esl140可以利用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、化学气相沉积(cvd)、或者任何其他合适的沉积工艺来沉积。在一些实施例中，esl140具有在约3nm和约30nm之间(例如在9.5nm和约11nm之间)的厚度。
24.如图1a所示，硅化物层150介于每个s/d外延结构125和co导电结构105之间，以提供低电阻路径。作为示例而非限制，硅化物层150可以包括厚度在约4nm和约10nm之间的硅化镍铂(niptsi)、硅化镍(nisi)、硅化钛(tisi)、硅化钴(cosi)、硅化钨(wsi)、或者任何合适的硅化物。
25.在一些实施例中，有源区130包括诸如硅(si)或者锗(ge)的半导体材料。在一些实施例中，有源区130包括化合物半导体、合金半导体、或其组合。化合物半导体的示例包括碳化硅、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、和锑化铟(insb)。合金半导体的示例包括sige、砷化镓磷(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷化镓铟(gainp)、和磷化砷化铟镓(gainasp)。在一些实施例中，有源区130是与例如鳍式场效应晶体管(finfet)相关联的鳍部结构。在一些实施例中，如图1a所示，栅极结构115形成在有源区130上。在一些实施例中，栅极结构115覆盖有源区130的顶部和侧壁表面。如图1所示，有源区130形成在可以包括例如si的半导体衬底155上。可替代地，衬底155可以包括：ge；化合物半导体，例如碳化硅、gaas、gap、inp、inas、和insb；合金半导体，例如sige、gaasp、alinas、algaas、gainas、gainp、和gainasp；或其组合。在一些实施例中，有源区130利用适当的光刻和蚀刻操作生长在衬底180上或者通过衬底180形成。在一些实施例中，有源区130包括使用一种或者多种光刻工艺(包括双重图案或者多重图案工艺)图案化的一个或者多个鳍部结构。双重图案化或者多重图案化工艺可以组合光刻和自对准工艺，允许创建例如与使用单个直接光刻工艺可获得的间距相比具有更小间距的图案。例如，在一些实施例中，牺牲层形成在衬底155上方，并且使用光刻工艺进行图案化。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，之后可以使用所剩的间隔件来图案化鳍部结构。
26.在一些实施例中，s/d外延结构125形成在有源区130的蚀刻部分内。作为示例而非限制，s/d外延结构125包括通过cvd工艺沉积的两个或者更多个掺杂的外延半导体层(图1中未示出)。适用于p型晶体管的s/d外延结构125可以包括掺硼(b掺杂)的sige、掺b的ge、掺b的锗锡(gesn)、或其组合。相应地，适用于n型晶体管的s/d外延结构125可以包括砷(as)或者磷(p)掺杂的si、碳掺杂的硅(si:c)、或者用于n型晶体管的其组合。
27.如图1a、图1b、和图1c所示，根据一些实施例，co导电结构105和栅极结构115的下部由设置在有源区130上方的第一电介质135围绕。在一些实施例中，栅极结构115是多层结
构，其包括电介质堆叠件(未示出)、具有功函金属层的堆叠件115a、以及金属填充物115b。覆盖层160形成在每个栅极结构115上，以保护栅极结构115免受co导电结构105的形成期间的操作的影响。每个栅极结构115通过栅极间隔件165和第一电介质135与相邻的co导电结构105电隔离。在一些实施例中，w栅极导电结构110和w导电结构120穿过覆盖层160以接触金属填充物115b。在一些实施例中，金属填充物115b包括通过无氟工艺沉积的w。
28.在一些实施例中，图1a、图1b、和图1c所示的上部金属化层b可以形成在ru导电结构100、w栅极导电结构110、和w导电结构120上方。作为示例而非限制，上部金属化层b可以是导线的后端(beol)金属化层，其包括铜(cu)导电结构，例如由低k介电材料175(例如具有低于约3.9的介电常数(k值)的介电材料)围绕的cu导电结构170。在一些实施例中，cu导电结构包括阻挡层170a和cu金属填充物170b。在一些实施例中，阻挡层170a可以是堆叠件，其进一步包括用作铜扩散阻挡层的氮化钽(tan)层，和用作低电阻层的、其上生长铜晶种层(未示出)的钽(ta)金属层。根据一些实施例，阻挡层170a是围绕cu金属填充物170b、并且防止cu原子扩散至下面的w导电结构110和120以及周围的介电材料中的连续层。在一些实施例中，阻挡层170a未形成在ru导电结构100上。例如，参考图1a，ru导电结构100的顶面中断了阻挡层170a的连续性。ru导电结构100中的ru金属可以用作cu原子的扩散阻挡层，因此不需要附加的阻挡层(例如阻挡层170a)。另外，ru导电结构100上不存在阻挡层170a可以减小cu导电结构170和ru导电结构100之间的接触电阻。
29.在一些实施例中，ru导电结构100、w栅极导电结构110、和w导电结构120连接至具有如图1a、图1b、和图1c所示的不同布局的cu导电结构170。无论上部金属化层b的布局如何，cu导电结构170都形成在ru导电结构(例如ru导电结构100)上，而不存在介于中间的阻挡层170a，如图1a、图1b、和图1c所示。
30.在一些实施例中，图2a和2b是用于形成具有如图1a、图1b、和图1c所示的ru导电结构和w导电结构的金属化层a的方法200的流程图。可以在方法200的各种操作之间实施其他制造操作，并且仅为了清楚和便于描述，可以省略其他制造操作。这些各种操作在本公开的精神和范围内。另外，并非需要所有操作来实施本文提供的公开。一些操作可以同时实施，或者以与图2a和图2b所示的顺序不同的顺序实施。在一些实施例中，除了当前描述的操作、或者可以替代当前描述的操作的是，可以实施一个或者多个其他操作。将参考图3
‑
图13来描述方法200。
31.根据一些实施例，图3是用于方法200的起始结构。在该制造阶段，有源区130、栅极结构125、s/d外延结构125、第一电介质135、第一esl140、和第二电介质145之前已经通过方法200中未示出的操作形成在衬底155上。在一些实施例中，图3的结构是在金属化层a中形成导电结构之前部分地制造的晶圆。
32.参考图2a，方法200开始于操作205和在第二电介质145中形成开口以暴露设置在s/d外延结构125上的所选择的下面的co导电结构105的工艺。例如，并非所有的co导电结构将在方法200的操作205期间暴露。作为示例而非限制，图4示出了图3的根据方法200的操作205在第二电介质145中形成开口400之后的结构。在一些实施例中，多个开口(例如开口400)根据布局设计形成在所选择的co导电结构105上。如图4所示，开口400穿过esl140以暴露co导电结构105的顶面。在一些实施例中，co导电结构105的顶部进行蚀刻，以形成半球形或者弓形锚定点405。在一些实施例中，半球形或者弓形锚定点405具有从esl140的底面测
量的深度d，并且在约7nm和约13nm之间的范围内。根据一些实施例，半球形或者弓形锚定点405是在ru抛光或者平坦化操作期间防止ru金属从开口400脱出的特征。如上所述，半球形或者弓形锚定点405的直径在约21nm和39nm之间(例如约30nm)，并且如果沿着x轴的co导电结构105的宽度窄于半球形或者弓形锚定点405的直径，则半球形或者弓形锚定点405的直径可以由co导电结构105的宽度来限制。
33.在一些实施例中，开口400的纵横比在约3:1和约4:1之间。作为示例而非限制，开口400沿着x方向的宽度w可以在约12.8nm至约14.1nm的范围内，高度h可以在约43nm至约50nm的范围内。
34.在一些实施例中，开口400通过干蚀刻操作和湿蚀刻操作的组合来形成。例如，第二电介质145内的开口可以通过各向异性干蚀刻来形成，而半球形或者弓形锚定点405可以通过各向同性湿蚀刻来形成。作为示例而非限制，湿蚀刻可以包括丁氧基乙醇(c6h14o2)、羟胺(h3no)、和二亚乙基三胺五乙酸(c14h
23
n3o
10
)的水溶液，其中主要的蚀刻剂是水和丁氧基乙醇，而羟胺和二亚乙基三胺五乙酸用作钴表面保护剂。对钴具有选择性的湿蚀刻化学品沿着所有方向(例如x
‑
方向、y
‑
方向、和z
‑
方向)各向同性地蚀刻暴露的钴金属。结果，弓形或者半球形锚定点形成在钴导电结构105的顶部上，如图4所示。在一些实施例中，将钴导电结构105至湿蚀刻化学品的暴露进行定时，可以控制半球形或者弓形锚定点的尺寸。例如，根据通过蚀刻化学品消耗钴金属的蚀刻速率，暴露时间可以在约50s至约100s的范围内或者更长。
35.参考图2a，方法200继续进行操作210和用钌金属填充开口(例如开口400)的工艺。在一些实施例中，钌金属直接沉积在co导电结构上，而不存在诸如阻挡层或者衬里层的中间层。在一些实施例中，操作210中的钌金属通过热cvd工艺、在约135℃和约250℃之间的温度下、使用诸如十二羰基三钌(ru3(co)12)的羰基钌前体、根据以下化学反应进行沉积：
36.ru3(co)
12
→
3ru
(s)
12co
(g)
。
37.作为示例而非限制，钌金属沉积为约20nm的厚度、或者足以填充包括锚定点405的开口400的厚度。在一些实施例中，钌金属的生长以自下而上的方式进行。例如，钌的成核首先发生在钴导电结构105的暴露表面上，并且沿着z方向垂直进行，直至基本上填充开口400。在一些实施例中，低于约250℃的沉积温度可以促进钌金属的自下而上的生长，并且可以确保钌金属在第二电介质145上不成核。作为示例而非限制，图5示出了图4的根据方法200的操作210沉积钌金属500之后的结构。
38.参考图2a，方法200继续进行操作215和在钌金属500和第二电介质145上方沉积钛(ti)/氮化钛(tin)堆叠件的工艺。在一些实施例中，ti/tin堆叠件用作用于钌金属500的覆盖层，和用作有助于随后的诸如化学机械抛光(cmp)工艺的抛光工艺的牺牲层。根据一些实施例，图6示出了图5的根据方法200的操作210形成ti层600和tin层605之后的结构。根据一些实施例，利用物理气相沉积(pvd)工艺以约6.9nm和约7.3nm之间的厚度来沉积ti层600，并且利用cvd工艺以约1.8nm和约2.2nm之间的厚度来沉积tin层605。在一些实施例中，ti层600和tin层605原位沉积，以避免在ti层600和tin层605之间形成氧化钛层。
39.参考图2a，方法200继续进行操作220和抛光钌金属500以形成ru导电结构(例如ru导电结构100)的工艺。在一些实施例中，操作220中的抛光工艺包括cmp工艺，如图7所示，该工艺去除tin层605、ti层600、以及ru金属500和第二电介质145的顶部。在一些实施例中，在
上述cmp工艺期间，去除约55％的第二电介质145。例如，如果第二电介质145沉积为约45nm的厚度145t，则在操作210的cmp工艺期间将去除第二电介质145约25nm。因此，图7所示的第二电介质145的厚度145t为约20nm。
40.在一些实施例中，为了促进随后的蚀刻操作，并且补充由操作210消耗的电介质厚度，第三电介质700沉积在第二介电层145上。例如，第三电介质700可以沉积的厚度700t为约18nm或者适当的厚度，以促进随后的蚀刻操作。在一些实施例中，第二电介质145和第三电介质700包括类似的电介质材料，例如氧化硅或者碳掺杂的氧化硅。在一些实施例中，第二电介质145和第三电介质700是不可区分的。例如，可以认为电介质145和电介质700是位于esl140上的具有约38nm的厚度的单个介电层。
41.参考图2a，方法200继续进行操作225和在第二电介质145中形成开口以暴露下面的栅极结构125和所选择的co导电结构105的工艺。作为示例而非限制，操作225可以包括多个光刻和蚀刻操作。例如，并且参考图8，在第一光刻和蚀刻操作期间，开口800a和800b形成在第二电介质145中，以暴露栅极结构115。更具体地，开口800a和800b通过以下方式形成：通过图案化的光刻胶层(未示出)依次蚀刻第三电介质700、第二电介质145、esl140、和覆盖层160，以暴露栅极结构115的金属填充物115b。参考图9，在第二光刻和蚀刻操作期间，图8中所示的开口800b放大成开口900，其除了暴露栅极结构115之外，还暴露相邻的co导电结构105。在一些实施例中，开口800a对应于用于w导电结构110的开口，而开口900对应于用于如图1a
‑
图1c所示的w导电结构120的开口。
42.在一些实施例中，类似于操作205中描述的湿蚀刻工艺的湿蚀刻工艺蚀刻co导电结构105的顶部，以形成类似于图4所示的锚定点405的锚定点905。在一些实施例中，前述的湿蚀刻工艺对钴具有选择性，并且基本上不蚀刻周围的材料，例如第三电介质700、第二电介质145、esl140、覆盖层160、和金属填充物115b。在一些实施例中，锚定点905和锚定点405具有基本相似的尺寸。
43.参考图2b，方法200继续进行操作230和沉积w金属以填充图10所示的开口800a和900的工艺。作为示例而非限制，可以通过使用六氟化钨(wf6)和氢气的cvd工艺、在约345℃和约355℃之间的温度下、在约10托和约25托之间的工艺压力下，来沉积w金属。根据一些实施例，并且参考图10，w金属1100直接沉积在金属填充物115b上和暴露的co导电结构105上。在一些实施例中，在上述温度和压力条件下沉积的w金属1100在co导电结构105的暴露co表面上、而不是在开口900的电介质表面(例如第三电介质700、第二电介质145、和esl140)上选择性地成核。因此，w金属1100“被迫”自下而上生长(例如沿着z方向)，这导致形成图10所示的圆顶形顶面1105和1110。在一些实施例中，根据开口800a和900之间的最小间隔，图10所示的圆顶形顶面1105和1110可以在w金属生长工艺期间合并。在一些实施例中，图10所示的圆顶形顶面1105和1110将在随后的抛光操作中去除。
44.在一些实施例中，并且在沉积w金属之后，将锗(ge)掺杂剂以约2nm和约3nm之间的深度注入第二电介质145中。根据一些实施例，ge注入形成阻挡层，其阻止来自随后的w cmp工艺的cmp浆料到达和腐蚀下面的co导电结构105。在一些实施例中，注入工艺包括约1
×
10
15
原子/cm2和约1.8
×
10
15
原子/cm2之间的掺杂剂剂量，以及约32kev和约43kev之间的掺杂剂能量。在一些实施例中，低于约1
×
10
15
原子/cm2的掺杂剂剂量和/或低于约2nm的掺杂剂深度无法提供足够的抵抗浆液侵蚀的保护，而高于约1.8
×
10
15
原子/cm2的掺杂剂剂量
和/或高于约3nm的掺杂剂深度可能导致对w金属填充物的粘合问题。作为示例而非限制方式，图10示出了图9的在操作230的注入工艺期间的结构，其中由虚线箭头表示的掺杂物种类朝向衬底155加速。
45.参考图2b，方法200继续进行操作235和在w金属1100上方沉积ti/tin堆叠件的工艺。在一些实施例中，操作235类似于上述操作215。根据一些实施例，图11示出了图10的在沉积ti层1200和tin层1210之后的结构。在一些实施例中，ti/tin堆叠件用作防止w金属1100剥落的覆盖层。在一些实施例中，ti/tin堆叠件用作牺牲层，以促进随后的在操作240中描述的抛光工艺。在一些实施例中，利用pvd工艺以约6.9nm和约7.3nm之间的厚度来沉积ti层1200，利用cvd工艺以约1.8nm和约2.2nm之间的厚度来淀积tin层1210。在一些实施例中，ti层1200和tin层1210原位沉积，以避免在ti层1200和tin层1210之间形成中间的氧化钛层。
46.参考图2b，方法200继续进行操作240和抛光w金属1100以形成w导电结构(例如w栅极导电结构110和w导电结构120)的工艺。在一些实施例中，操作240的抛光工艺包括去除w导电结构和第三电介质700的顶部的cmp工艺。在一些实施例中，如图12所示，当ru导电结构100的顶面暴露时，操作240的抛光工艺终止。在一些实施例中，操作240的抛光工艺对第三电介质700和w金属是选择性的。因此，ru导电结构100基本上未进行抛光。在一些实施例中，操作240的抛光工艺之后的第二电介质145的厚度基本上等于操作220的抛光工艺之后的电介质145的厚度。
47.参考图2b，方法200继续进行操作245和在ru导电结构和w导电结构上形成上部金属化层(例如图1a
‑
图1c所示的上部金属化层b)的工艺。作为示例而非限制，金属化层可以是具有在ru导电结构和w导电结构上形成的cu导电结构(例如导线和通孔)的beol金属化层。参考图1a
‑
图1c，金属化层可以通过以下方式来形成：根据设计布局例如在第二电介质145上沉积和图案化低k介电材料175以形成通孔或者导线开口，其暴露出下面的ru导电结构和/或w导电结构。另外，如图1a
‑
图1c所示，在淀积cu金属填充物170b之前，在低k介电材料175、w导电结构的暴露表面、和第二电介质145上选择性地形成tan阻挡层170a。作为示例而非限制，在低k介电材料175、w导电结构的暴露表面、和第二电介质145上的tan阻挡层170a的选择性沉积可以利用自对准单层(sam)的使用来实现。例如，可以沉积季铵盐，以防止在ru导电结构100的暴露表面上形成tan。
48.如上所述，cu金属填充物170b可以直接形成在ru导电结构100上，不存在tan阻挡层170a。这是可能的，因为ru金属可以用作cu扩散的阻挡材料。在一些实施例中，在co导电结构105上使用ru导电结构100比使用w导电结构实现的接触电阻降低为约44％。例如，图13是比较由曲线l所表示的ru接触件的接触电阻和由曲线m所表示的w接触件的接触电阻的概率图。如图13所示，ru接触件(曲线l)的接触电阻比w接触件(曲线m)的接触电阻具有更低的电阻和更紧密的分布(例如变化较小)。另外，在co导电结构105上形成的ru导电结构(例如ru导电结构100)基本上不存在电阻相变和诸如腐蚀、材料偏析和/或材料损失的缺陷。
49.在一些实施例中，操作205
‑
220和225
‑
240可以以与以上在操作200中描述的顺序不同的顺序来实施。例如，由操作205
‑
220描述的ru导电结构(例如ru导电结构100)可以在形成由操作225
‑
240描述的w导电结构(例如w导电结构110和120)之后形成。
50.在一些实施例中，可以通过诸如能量分散x射线光谱法(eds)的分析方法，在(一
些)w导电结构110和栅极结构115(例如堆叠件115a和金属填充物115b)的层之间的界面处对ti进行检测。在一些实施例中，(一些)w导电结构110和其中检测到ti信号的栅极结构110的层之间的界面具有在约0.9nm和约2.9nm之间的厚度。根据一些实施例，在(一些)w导电结构110和栅极结构115的层之间的界面处，ti的存在归因于在co导电结构105的形成之前的硅化物层150的制造工艺。
51.本文描述的各种实施例针对用于制造具有约3:1至大约4:1的纵横比的ru导电结构以替代在co导电结构上形成的w导电结构的方法。根据一些实施例，与w导电结构相比，ru导电结构提供减小的接触电阻和改善的热稳定性。在一些实施例中，可以形成具有w导电结构和ru导电结构的组合的金属化层。在一些实施例中，在形成w导电结构之前形成ru导电结构。在一些实施例中，在形成w导电结构之后形成ru导电结构。在一些实施例中，ru导电结构形成在co导电结构上，并且w导电结构形成在栅极结构上。在一些实施例中，ru金属选择性地生长在下面的co导电结构上，不存在中间的层(例如不存在阻挡层或者衬垫层)。在一些实施例中，形成设置在ru导电结构上的cu导电结构，而在cu导电结构中的cu金属和ru导电结构中的ru金属之间不存在扩散阻挡层。在一些实施例中，ru导电结构与w导电结构相比展现出低约44％的电阻。
52.在一些实施例中，一种结构，包括：第一栅极结构，形成在衬底上；第二栅极结构，形成在衬底上；外延结构，位于第一栅极结构和第二栅极结构之间；第一导电结构，具有第一金属，并且设置在外延结构上。另外，该结构包括：第二导电结构，具有第二金属，并且设置在第一导电结构上。该结构还包括：第三导电结构，具有第三金属，并且设置在第二栅极结构上，其中，第一金属、第二金属、和第三金属彼此不同。
53.在一些实施例中，一种结构，包括：衬底；第一钴s/d接触件和第二钴s/d接触件，形成在衬底上方；第一栅极结构和第二栅极结构，形成在衬底155上方；以及第一金属化层，形成在第一s/d接触件和第二s/d接触件上方、和第一栅极结构和第二栅极结构115上方。第一金属化层包括：钌接触件，位于第一钴s/d接触件上；第一钨接触件110，位于第一栅极结构上；以及第二钨接触件，位于第二栅极结构和第二钴s/d接触件上。该结构还包括：第二金属化层，位于第一金属化层上。第二金属化层包括填充有铜的导电结构和围绕铜的阻挡层。在第二金属化层中，铜与钌接触件接触，并且阻挡层介于铜和第一钨接触件110之间、以及铜和第二钨接触件之间。
54.在一些实施例中，一种方法，包括：沉积位于第一钴接触件、第二钴接触件、和栅极结构上方的介电层；形成位于介电层中的第一开口，以暴露第一钴接触件；用钌金属填充第一开口，以形成位于第一钴接触件上的钌接触件。该方法还包括：形成位于介电层中的第二开口，以暴露第二钴接触件和栅极结构；用钨填充第二开口，以形成位于第二钴接触件和栅极结构上的钨接触件。另外，该方法包括：形成位于钌接触件和钨接触件上的铜导电结构，其中，来自铜导电结构的铜与来自钌接触件的钌金属接触。
55.在一些实施例中，一种结构，包括：第一栅极结构，形成在衬底上；第二栅极结构，形成在所述衬底上；外延结构，位于所述第一栅极结构和所述第二栅极结构之间；第一导电结构，包括第一金属，并且设置在所述外延结构上；第二导电结构，包括第二金属，并且设置在所述第一导电结构；以及第三导电结构，包括第三金属，并且设置在所述第二栅极结构上，其中，所述第一金属、所述第二金属、和所述第三金属彼此不同。在一些实施例中，第一
金属包括钴，所述第二金属包括钌，所述第三金属包括钨。在一些实施例中，第二导电结构和所述第三导电结构的顶面共面，并且所述第二导电结构和所述第三导电结构的底面不共面。在一些实施例中，第二金属具有与所述第一金属的顶部接触的弓形的端部。在一些实施例中，还包括：第三栅极结构；另外的外延结构，位于所述第二栅极结构和所述第三栅极结构之间；第四导电结构，包括所述第一金属，并且形成在所述另外的外延结构上；以及第五导电结构，包括所述第三金属，并且形成在所述第四导电结构和所述第三栅极结构上。在一些实施例中，第五导电结构的所述第三金属具有与所述第四导电结构的所述第一金属的顶部接触的弓形的端部。在一些实施例中，第二导电结构、所述第三导电结构、和所述第五导电结构的顶面共面。在一些实施例中，还包括：第六导电结构，设置在所述第二导电结构、所述第三导电结构、和所述第五导电结构上，其中，所述第六导电结构包括第四金属和围绕所述第四金属的阻挡层，并且其中，所述第四金属与所述第二导电结构的所述第二金属接触，并且所述阻挡层介于所述第三导电结构的所述第四金属和所述第三金属之间、以及所述第五导电结构的所述第四金属和所述第三金属之间。在一些实施例中，第四金属不同于所述第一金属、所述第二金属、和所述第三金属，并且其中，所述第四金属包括铜。在一些实施例中，第四金属包括铜，并且所述阻挡层包括氮化钽。
56.在一些实施例中，一种结构，包括：衬底；第一钴源极/漏极(s/d)接触件和第二钴s/d接触件，形成在所述衬底上方；第一栅极结构和第二栅极结构，形成在所述衬底上方；第一金属化层，形成在所述第一s/d接触件和所述第二s/d接触件上方、和所述第一栅极结构和所述第二栅极结构上方，其中，所述第一金属化层包括：钌接触件，位于所述第一钴s/d接触件上；第一钨接触件，位于所述第一栅极结构上；以及第二钨接触件，位于所述第二栅极结构和所述第二钴s/d接触件上；以及第二金属化层，形成在所述第一金属化层上，并且包括包括有铜的导电结构和围绕所述铜的阻挡层，其中，所述铜与所述钌接触件接触，并且所述阻挡层介于所述铜和所述第一钨接触件之间、以及所述铜和所述第二钨接触件之间。在一些实施例中，钌和所述第二钨接触件中的每一者具有分别与所述第一s/d接触件和所述第二s/d接触件接触的弓形的端部。在一些实施例中，钌接触件、所述第一钨接触件、和所述第二钨接触件的顶面共面。在一些实施例中，第一钴s/d接触件和所述第二钴s/d接触件的每一者具有矩形形状，并且其中，所述钌接触件具有椭圆形状。在一些实施例中，还包括：另外的钌接触件，形成在所述第一钴s/d接触件上，并且邻近所述钌接触件。在一些实施例中，阻挡层未与所述钌接触件接触。
57.在一些实施例中，一种方法，包括：沉积位于第一钴接触件、第二钴接触件、和栅极结构上方的介电层；形成位于所述介电层中的第一开口，以暴露所述第一钴接触件；用钌金属填充所述第一开口，以形成位于所述第一钴接触件上的钌接触件；形成位于所述介电层中的第二开口，以暴露所述第二钴接触件和所述栅极结构；用钨填充所述第二开口，以形成位于所述第二钴接触件和所述栅极结构上的钨接触件；形成位于所述钌接触件和所述钨接触件上的铜导电结构，其中，来自所述铜导电结构的所述铜与来自所述钌接触件的所述钌金属接触。在一些实施例中，形成所述第一开口包括：用湿蚀刻化学品蚀刻所述第一钴接触件的顶部，以在所述第一钴接触件内形成弓形的蚀刻部分。在一些实施例中，形成所述第二开口包括：用湿蚀刻化学品蚀刻所述第二钴接触件的顶部，以在所述第二钴接触件内形成弓形的蚀刻部分。在一些实施例中，用所述钌金属填充所述第一开口以形成所述钌接触件
包括：沉积位于所述钌金属上的包括钛和氮化钛的堆叠件；以及抛光所述堆叠件、所述钌金属的顶部、和所述电介质的顶部，直至去除所述电介质的一半以上。
58.应当理解的是，是详细的说明书部分而非公开的摘要旨在用于解释权利要求。公开部分的摘要可以阐述一个或者多个但并非所有预料的示例性实施例，因此，并不旨在限制从属权利要求。
59.前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。