一种减小沟道电荷注入效应的自举开关的制作方法

技术特征：
1.一种减小沟道电荷注入效应的自举开关，其特征在于，包括nmos开关部分、pmos开关部分以及电容充放电通路，其中：nmos开关部分包括pmos晶体管m3、m4，以及nmos晶体管m5、m6、m8、m9、m10、m11，其中m3和m8的栅极连接时序开关clk，m3的源极以及m5的栅极与电源电压vdd连接，m3的漏极与m8漏极、m4栅极以及m9漏极连接，m5的漏极与m4漏极、m9栅极、m10栅极以及m11栅极连接，m10的漏极与m11源极连接以及输入信号vin连接，m11的漏极与输出vout连接，m5的源极与m6漏极连接，m6的源极与地端vss连接，m6的栅极与反向时钟电压clkb连接，m8的源极、m9源极、m10的源极连接；pmos开关部分包括pmos晶体管m13、m14、m15、m16、m22、m23以及nmos晶体管m20、m21，其中m13栅极和m20的栅极连接反向时钟电压clkb，m20的源极、m22的栅极与地端vss连接，m20的漏极与m13漏极、m21的栅极、m14的漏极连接，m21的漏极与m22漏极、m14栅极、m15栅极、m16栅极连接，m15的漏极与m16源极连接以及输入信号vin连接，m16的漏极与输出vout连接，m22的源极与m23漏极连接，m23的源极与电源电压vdd连接，m23的栅极与时序开关clk连接，m13的源极、m14源极、m15的源极连接；电容充放电通路包括pmos晶体管m1、m2、m12；nmos晶体管m7、m17、m18、m19；电容c1和c2，其中，m1源极和m2源极与电源电压vdd连接，m1漏极与c1的上极板连接，m1栅极与时序开关clk连接，m2漏极与c2的上极板以及m4的源极连接，m7栅极、m2栅极与m5漏极连接，m7源极、m12源极与c1的上极板连接，m7漏极、m12漏极与c2的下极板连接；m12栅极与m18栅极、m22的漏极连接，17的栅极、m19的栅极与反向时钟电压clkb连接，m17漏极与c1的下极板连接，c1的下极板还与所述m21的源极连接；m17源极与m18漏极连接，m18源极、m19源极与地端vss连接，m19的漏极与c2的下极板连接。2.根据权利要求1所述的减小沟道电荷注入效应的自举开关，其特征在于，时钟信号clk通过pmos晶体管m24和nmos晶体管m25构成的反相器得到反向时钟电压clkb；m24的源极接电源电压vdd，m24的栅极、m25的栅极接时序开关clk，m25的源极接地，m24的漏极、m25的漏极连接并产生反向时钟电压clkb。3.根据权利要求1所述的减小沟道电荷注入效应的自举开关，其特征在于，自举开关工作在保持状态下时：时序开关clk为低电平，clkb为高电平；m17、m19栅极高电平导通，c1、c2下极板低电平；由clk控制的m1栅极低电平导通；clk控制m23使m18的栅极为高电平导通；clkb控制m6使m2的栅极为低电平导通；clk控制m3导通，使m4的栅极为高电平断开，使m5到c2上极板通路断开；clkb控制m20导通，使m21的栅极为低电平断开，使m22到c1下极板通路断开。同时低电平和高电平分别使m7和m12开关断开，电源电压vdd开始对c1和c2充电；clkb使m6导通，进而使得m10和m11的栅极为低电平；clk使m23导通，进而使得m15和m16的栅极为高电平；此时，m10、m11、m15、m16都工作在深线性区，晶体管不导通，截断信号通路，此时采样电容上的电荷不变，采样电容上的电压保持不变。4.根据权利要求1所述的减小沟道电荷注入效应的自举开关，其特征在于，自举开关工作在跟随状态下时：时序开关clk为高电平，clkb为低电平；clk控制m1、m3、m23的栅极为高电平断开，clkb
控制m17、m19、m20、m6的栅极为低电平断开，电源停止对c1和c2的充电；clk控制m8为高电平导通，c2上的电荷使m4的栅源极形成vdd压差，m4导通，此时c2上的电荷再次使得m10的栅源极形成vdd压差，m10导通，同理，m7导通；clkb控制m13为低电平导通，c1上的电荷使m21的栅源极形成vdd压差，m21导通，此时c1上的电荷再次使得m15的栅源极形成vdd压差，m15导通，同理，m12导通。5.根据权利要求1所述的减小沟道电荷注入效应的自举开关，其特征在于，vin通过m10和m15达到c2下极板，因电容两端电压不能突变，使c2的上极板达到vin vdd电位，此时，m10和m11的栅源极电压为：vin vdd
‑
vin＝vdd，m11导通，vout＝vin
‑
δv1，m10和m11的栅源电压不随vin变化；其中δv1为沟道电荷注入效应所产生的电压差；vin通过m10、m15、m7、m12达到c1上极板，根据电容两端电压不能突变，使c1的下极板达到vin
‑
vdd电位，此时，m15和m16的栅源极电压为：vin
‑
vdd
‑
vin＝
‑
vdd，m16导通，vout＝vin δv2，m15和m16的栅源电压不随vin变化；其中δv2为沟道电荷注入效应所产生的电压差；m11在跟随相位到保持相位转换时，沟道释放出电子，使得：vout＝vin
‑
δv1；m16在跟随相位到保持相位转换时，沟道释放出空穴，使得：vout＝vin δv2，经过调节m11与m16的尺寸，可以使得δv1＝δv2，从而使得vout＝vin，消除沟道注入的影响。

技术总结
本发明公开了一种减小沟道电荷注入效应的自举开关，包括输入端口、输出端口、电源电压、时序开关、多个NMOS晶体管和PMOS晶体管、2个电容；主要分为三部分，一是NMOS开关部分，二是PMOS开关部分，三是电容充放电通路；通过将PMOS晶体管与NMOS晶体管结合，在跟随相位到保持相位转换间，使NMOS管沟道中释放的电子与PMOS管沟道中释放的空穴结合，进而达到减小沟道电荷注入效应的效果，在实际的应用中，自举开关要达到一个比较快的速度，晶体管的栅宽同时也要设的比较大，为的就是有一个小的导通电阻，但同时沟道注入的影响也变大了，本发明的自举开关同时结合了PMOS型晶体管与NMOS型晶体管，能实现在较快速度下依然能将电荷注入影响降到最低。响降到最低。响降到最低。


技术研发人员：陆维立 郭春炳 高钧达 孔祥键 简明朝 张春华 肖亦成 苑梦
受保护的技术使用者：广东工业大学
技术研发日：2021.07.09
技术公布日：2021/10/18