半导体结构的制作方法

1.本发明实施例涉及半导体装置，尤其涉及在不同型态的全绕式栅极装置 中采用相同栅极结构的方法。


背景技术：

2.多栅极装置、多栅极金属氧化物半导体场效晶体管或多栅极场效晶体管 指的是结合超过一个栅极至单一装置的金属氧化物半导体场效晶体管。可由 单一栅极控制多个栅极(其中多个栅极表面可电性连接如单一栅极)，或由独 立的栅极控制多个栅极。多栅极装置采用独立的栅极时，有时可称作多个独 立栅极的场效晶体管。最常用的多栅极装置为鳍状场效晶体管与全绕式栅极 场效晶体管，其为非平面晶体管或三维晶体管。采用全绕式栅极结构有助于 增加装置密度。全绕式栅极晶体管的垂直堆叠半导体板，可提供单位装置面 积的高装置电流密度。此外，全绕式栅极晶体管对半导体通道的控制增加， 可提供开启电流与关闭电流之间的高比例。


技术实现要素：

3.本公开实施例的目的在于提供一种半导体结构，以解决上述至少一个问 题。
4.本发明一实施例提供的半导体结构，包括第一全绕式栅极场效晶体管， 位于基板上且包含：至少一硅板；第一栅极结构，包括第一栅极介电层与第 一栅极并围绕至少一硅板的每一中间部分；第一源极区，位于至少一硅板的 第一末端上；以及第一漏极区，位于至少一硅板的第二末端上；以及第二全 绕式栅极场效晶体管，位于基板上并与第一全绕式栅极场效晶体管横向分 开，且包含：至少硅锗板；第二栅极结构，包括第二栅极介电层与第二栅极 并围绕该至少一硅锗板的每一中间部分；第二源极区，位于至少一硅锗板的 第一末端上；以及第二漏极区，位于至少一硅锗板的第二末端上，其中第一 栅极与第二栅极包括相同的导电材料。
5.本发明一实施例提供的半导体结构，包括：n型全绕式栅极场效晶体管 位于基板上且包括：至少一p型掺杂板；第一栅极结构，包含第一栅极介电 层与第一栅极并围绕至少一p型掺杂板的每一中间部分；n型掺杂源极区， 位于至少一p型掺杂板的第一末端上；以及n型掺杂漏极区，位于至少一p 型掺杂板的第二末端上；以及p型全绕式栅极场效晶体管位于基板上并与n 型全绕式栅极场效晶体管横向分开，且包括：至少一n型掺杂板；第二栅极 结构，包含第二栅极介电层与第二栅极并围绕至少一n型掺杂板的每一中间 部分；p型掺杂源极区，位于至少一n型掺杂板的第一末端上；以及p型掺 杂漏极区，位于至少一n型掺杂板的第二末端上，其中至少一n型板的每一 下表面位于含有个别的至少一p型掺杂板的上表面的水平平面中；以及至少 一n型板的每一上表面位于含有个别的至少一p型掺杂板的下表面的水平平 面中。
6.本发明一实施例提供的半导体结构的形成方法，包括：形成第一半导体 板堆叠与第二半导体板堆叠于基板上，其中第一半导体板堆叠包括垂直交错 的第一硅板与第一硅
锗板，而第二半导体板堆叠包括垂直交错的第二硅板与 第二硅锗板；相对于第一硅板，移除第一硅锗板的末端部分；相对于第二硅 锗板，移除第二硅板的末端部分；沉积第一源极区与第一漏极区于第一硅板 的物理露出的表面上；沉积第二源极区与第二漏极区于第二硅锗板的物理露 出的表面上；相对于第一硅板，移除第一硅锗板的保留部分；相对于第二硅 锗板，移除第二硅板的保留部分；以及沉积与图案化栅极介电材料层与栅极 材料层，以形成第一栅极结构围绕第一硅板的中间部分，并形成第二栅极结 构围绕第二硅锗板的中间部分。
附图说明
7.图1a为本发明一实施例中，形成硅锗层与硅层的交错堆叠、硬掩模层、 半导体衬垫层、介电覆盖层与半导体芯层之后的例示性结构的垂直剖视图。
8.图1b为图1a的例示性结构的俯视图，其垂直平面a
‑
a'为图1a的垂 直剖视图的平面。
9.图2a为本发明一实施例中，图案化半导体鳍状堆叠之后的例示性结构 的垂直剖视图。
10.图2b为图2a的例示性结构的俯视图，其垂直平面a
‑
a'为图2a的垂 直剖视图的平面。
11.图3a为本发明一实施例中，形成浅沟槽隔离结构之后的例示性结构的 垂直剖视图。
12.图3b为图3a的例示性结构的俯视图，其垂直平面a
‑
a'为图3a的垂 直剖视图的平面。
13.图4a为本发明一实施例中，使浅沟槽隔离结构垂直凹陷之后的例示性 结构的垂直剖视图。
14.图4b为图4a的例示性结构的俯视图，其垂直平面a
‑
a'为图4a的垂 直剖视图的平面。
15.图5a为本发明一实施例中，形成覆层硅锗合金结构之后的例示性结构 的垂直剖视图。
16.图5b为图5a的例示性结构的俯视图，其垂直平面a
‑
a'为图5a的垂 直剖视图的平面。
17.图6a为本发明一实施例中，形成混合介电鳍状物之后的例示性结构的 垂直剖视图。
18.图6b为图6a的例示性结构的俯视图，其垂直平面a
‑
a'为图6a的垂 直剖视图的平面。
19.图7a为本发明一实施例中，使混合介电鳍状物垂直凹陷之后的例示性 结构的垂直剖视图。
20.图7b为图7a的例示性结构的俯视图，其垂直平面a
‑
a'为图7a的垂 直剖视图的平面。
21.图8a为本发明一实施例中，形成蚀刻停止鳍状物之后的例示性结构的 垂直剖视图。
22.图8b为图8a的例示性结构的俯视图，其垂直平面a
‑
a'为图8a的垂 直剖视图的平面。
23.图9a为本发明一实施例中，移除硬掩模板与覆层细锗合金结构的上侧 部分之后的例示性结构的垂直剖视图。
24.图9b为图9a的例示性结构的俯视图，其垂直平面a
‑
a'为图9a的垂 直剖视图的平面。
25.图10a为本发明一实施例中，形成含有个别组的牺牲栅极衬垫层、牺牲 栅极结构、牺牲栅极盖与栅极掩模结构的栅极模板结构，以及之后形成栅极 模板间隔物之后的例示性结构的垂直剖视图。
26.图10b为图10a的例示性结构的俯视图，其垂直平面a
‑
a'为图10a的 垂直剖视图的平面。
27.图11a为本发明一实施例中，移除半导体鳍状堆叠的末端部分之后的例 示性结构的垂直剖视图。
28.图11b为图11a的例示性结构的俯视图，其垂直平面a
‑
a'为图11a的 垂直剖视图的平面。
29.图11c为沿着图11b的垂直平面c
‑
c'的垂直剖视图。
30.图11d为沿着图11b的垂直平面d
‑
d'的垂直剖视图。
31.图11e为沿着图11b的垂直平面e
‑
e'的垂直剖视图。
32.图12a为本发明一实施例中，使覆层硅锗合金结构横向凹陷之后的例示 性结构的垂直剖视图。
33.图12b为图12a的例示性结构的俯视图，其垂直平面a
‑
a'为图12a的 垂直剖视图的平面。
34.图12c为沿着图12b的垂直平面c
‑
c'的垂直剖视图。
35.图12d为沿着图12b的垂直平面d
‑
d'的垂直剖视图。
36.图12e为沿着图12b的垂直平面e
‑
e'的垂直剖视图。
37.图13a为本发明一实施例中，形成外侧介电通道间隔物之后的例示性结 构的垂直剖视图。
38.图13b为图13a的例示性结构的俯视图，其垂直平面a
‑
a'为图13a的 垂直剖视图的平面。
39.图13c为沿着图13b的垂直平面c
‑
c'的垂直剖视图。
40.图13d为沿着图13b的垂直平面d
‑
d'的垂直剖视图。
41.图13e为沿着图13b的垂直平面e
‑
e'的垂直剖视图。
42.图14a为本发明一实施例中，使半导体板横向凹陷之后的例示性结构的 垂直剖视图。
43.图14b为图14a的例示性结构的俯视图，其垂直平面a
‑
a'为图14a的 垂直剖视图的平面。
44.图14c为沿着图14b的垂直平面c
‑
c'的垂直剖视图。
45.图14d为沿着图14b的垂直平面d
‑
d'的垂直剖视图。
46.图14e为沿着图14b的垂直平面e
‑
e'的垂直剖视图。
47.图15a为本发明一实施例中，掩模第二晶体管区与选择性移除硅锗板的 末端部分之后的例示性结构的垂直剖视图。
48.图15b为图15a的例示性结构的俯视图，其垂直平面a
‑
a'为图15a的 垂直剖视图的平面。
49.图15c为沿着图15b的垂直平面c
‑
c'的垂直剖视图。
50.图15d为沿着图15b的垂直平面d
‑
d'的垂直剖视图。
51.图15e为沿着图15b的垂直平面e
‑
e'的垂直剖视图。
52.图16a为本发明一实施例中，掩模第一晶体管区与选择性移除硅板的末 端部分之后的例示性结构的垂直剖视图。
53.图16b为图16a的例示性结构的俯视图，其垂直平面a
‑
a'为图16a的 垂直剖视图的平面。
54.图16c为沿着图16b的垂直平面c
‑
c'的垂直剖视图。
55.图16d为沿着图16b的垂直平面d
‑
d'的垂直剖视图。
56.图16e为沿着图16b的垂直平面e
‑
e'的垂直剖视图。
57.图17a为本发明一实施例中，形成内侧介电通道间隔物之后的例示性结 构的垂直剖视图。
58.图17b为图17a的例示性结构的俯视图，其垂直平面a
‑
a'为图17a的 垂直剖视图的平面。
59.图17c为沿着图17b的垂直平面c
‑
c'的垂直剖视图。
60.图17d为沿着图17b的垂直平面d
‑
d'的垂直剖视图。
61.图17e为沿着图17b的垂直平面e
‑
e'的垂直剖视图。
62.图17f为沿着图17a的水平平面f
‑
f'的水平剖视图。
63.图17g为沿着图17a的水平平面g
‑
g'的水平剖视图。
64.图17h为沿着图17b的垂直平面h
‑
h'的垂直剖视图。
65.图18a为本发明一实施例中，形成第一介电掩模层与形成第一源极/漏 极区之后的例示性结构的垂直剖视图。
66.图18b为图18a的例示性结构的俯视图，其垂直平面a
‑
a'为图18a的 垂直剖视图的平面。
67.图18c为沿着图18b的垂直平面c
‑
c'的垂直剖视图。
68.图18d为沿着图18b的垂直平面d
‑
d'的垂直剖视图。
69.图18e为沿着图18b的垂直平面e
‑
e'的垂直剖视图。
70.图18f为沿着图18a的水平平面f
‑
f'的水平剖视图。
71.图18g为沿着图18a的水平平面g
‑
g'的水平剖视图。
72.图18h为沿着图18b的垂直平面h
‑
h'的垂直剖视图。
73.图19a为本发明一实施例中，形成第二介电掩模层与第二源极/漏极区 之后的例示性结构的垂直剖视图。
74.图19b为图19a的例示性结构的俯视图，其垂直平面a
‑
a'为图19a的 垂直剖视图的平面。
75.图19c为沿着图19b的垂直平面c
‑
c'的垂直剖视图。
76.图19d为沿着图19b的垂直平面d
‑
d'的垂直剖视图。
77.图19e为沿着图19b的垂直平面e
‑
e'的垂直剖视图。
78.图19f为沿着图19a的水平平面f
‑
f'的水平剖视图。
79.图20a为本发明一实施例中，视情况图案化源极/漏极区之后的例示性 结构的垂直剖视图。
80.图20b为图20a的例示性结构的俯视图，其垂直平面a
‑
a'为图20a的 垂直剖视图的平面。
81.图20c为沿着图20b的垂直平面c
‑
c'的垂直剖视图。
82.图20d为沿着图20b的垂直平面d
‑
d'的垂直剖视图。
83.图20e为沿着图20b的垂直平面e
‑
e'的垂直剖视图。
84.图21a为本发明一实施例中，形成装置间隔离结构之后的例示性结构的 垂直剖视图。
85.图21b为图21a的例示性结构的俯视图，其垂直平面a
‑
a'为图21a的 垂直剖视图的平面。
86.图21c为沿着图21b的垂直平面c
‑
c'的垂直剖视图。
87.图21d为沿着图21b的垂直平面d
‑
d'的垂直剖视图。
88.图21e为沿着图21b的垂直平面e
‑
e'的垂直剖视图。
89.图21f为沿着图21b的垂直平面f
‑
f'的垂直剖视图。
90.图22a为本发明一实施例中，移除栅极掩模结构与牺牲栅极盖、形成蚀 刻阻挡结构、并使牺牲栅极结构与栅极模板间隔物凹陷之后的例示性结构的 垂直剖视图。
91.图22b为图22a的例示性结构的俯视图，其垂直平面a
‑
a'为图22a的 垂直剖视图的平面。
92.图22c为沿着图22b的垂直平面c
‑
c'的垂直剖视图。
93.图22d为沿着图22b的垂直平面d
‑
d'的垂直剖视图。
94.图22e为沿着图22b的垂直平面e
‑
e'的垂直剖视图。
95.图22f为沿着图22b的垂直平面f
‑
f'的垂直剖视图。
96.图23a为本发明一实施例中，使牺牲栅极结构部分地凹陷之后的例示性 结构的垂直剖视图。
97.图23b为图23a的例示性结构的俯视图，其垂直平面a
‑
a'为图23a的 垂直剖视图的平面。
98.图23c为沿着图23b的垂直平面c
‑
c'的垂直剖视图。
99.图23d为沿着图23b的垂直平面d
‑
d'的垂直剖视图。
100.图23e为沿着图23b的垂直平面e
‑
e'的垂直剖视图。
101.图23f为沿着图23b的垂直平面f
‑
f'的垂直剖视图。
102.图24a为本发明一实施例中，移除蚀刻阻挡结构、牺牲栅极结构与牺牲 栅极衬垫层之后的例示性结构的垂直剖视图。
103.图24b为图24a的例示性结构的俯视图，其垂直平面a
‑
a'为图24a的 垂直剖视图的平面。
104.图24c为沿着图24b的垂直平面c
‑
c'的垂直剖视图。
105.图24d为沿着图24b的垂直平面d
‑
d'的垂直剖视图。
106.图24e为沿着图24b的垂直平面e
‑
e'的垂直剖视图。
107.图24f为沿着图24b的垂直平面f
‑
f'的垂直剖视图。
108.图25a为本发明一实施例中，形成第一蚀刻掩模层与第一栅极空洞之后 的例示性结构的垂直剖视图。
109.图25b为图25a的例示性结构的俯视图，其垂直平面a
‑
a'为图25a的 垂直剖视图的平面。
110.图25c为沿着图25b的垂直平面c
‑
c'的垂直剖视图。
111.图25d为沿着图25b的垂直平面d
‑
d'的垂直剖视图。
112.图25e为沿着图25b的垂直平面e
‑
e'的垂直剖视图。
113.图25f为沿着图25b的垂直平面f
‑
f'的垂直剖视图。
114.图26a为本发明一实施例中，形成第二蚀刻掩模层与第二栅极空洞之后 的例示性结构的垂直剖视图。
115.图26b为图26a的例示性结构的俯视图，其垂直平面a
‑
a'为图26a的 垂直剖视图的平面。
116.图26c为沿着图26b的垂直平面c
‑
c'的垂直剖视图。
117.图26d为沿着图26b的垂直平面d
‑
d'的垂直剖视图。
118.图26e为沿着图26b的垂直平面e
‑
e'的垂直剖视图。
119.图26f为沿着图26b的垂直平面f
‑
f'的垂直剖视图。
120.图27a为本发明一实施例中，形成栅极介电层与栅极轨之后的例示性结 构的垂直剖视图。
121.图27b为图27a的例示性结构的俯视图，其垂直平面a
‑
a'为图27a的 垂直剖视图的平面。
122.图27c为沿着图27b的垂直平面c
‑
c'的垂直剖视图。
123.图27d为沿着图27b的垂直平面d
‑
d'的垂直剖视图。
124.图27e为沿着图27b的垂直平面e
‑
e'的垂直剖视图。
125.图27f为沿着图27b的垂直平面f
‑
f'的垂直剖视图。
126.图28a为本发明一实施例中，形成含有个别栅极介电层与个别栅极的栅 极堆叠，并形成接点层介电层之后的例示性结构的垂直剖视图。
127.图28b为图28a的例示性结构的俯视图，其垂直平面a
‑
a'为图28a的 垂直剖视图的平面。
128.图28c为沿着图28b的垂直平面c
‑
c'的垂直剖视图。
129.图28d为沿着图28b的垂直平面d
‑
d'的垂直剖视图。
130.图28e为沿着图28b的垂直平面e
‑
e'的垂直剖视图。
131.图28f为沿着图28b的垂直平面f
‑
f'的垂直剖视图。
132.图29为本发明一实施例中，形成例示性结构的步骤的流程图。
133.附图标记如下：
134.a
‑
a',c
‑
c',d
‑
d',e
‑
e',h
‑
h':垂直平面
135.f
‑
f':垂直平面,水平平面
136.g
‑
g':水平平面
137.hd1:第一水平方向
138.hd2:第二水平方向
139.8:单晶半导体鳍状物
140.8l:单晶半导体层
141.10:硅板
142.10l:硅层
143.12:浅沟槽隔离结构
144.14:介电鳍状物衬垫层
145.16:氧化硅填充材料部分
146.18:蚀刻停止介电鳍状物
147.20硅锗板
148.20l:硅锗层
149.21:第一内侧凹陷空洞
150.22:第一内侧介电通道间隔物
151.23:第二内侧凹陷空洞
152.24:第二内侧介电通道间隔物
153.26:外侧介电通道间隔物
154.27:外侧凹陷空洞
155.28:覆层硅锗合金结构
156.29:鳍状物间的凹陷
157.30:牺牲栅极衬垫层,连续牺牲栅极结构材料层
158.31:栅极空洞
159.32:牺牲栅极结构,连续牺牲栅极结构材料层
160.34:牺牲栅极盖,连续牺牲栅极盖材料层
161.36:栅极掩模结构,连续栅极掩模材料层
162.38:介电栅极间隔物
163.41:源极/漏极空洞
164.42:第一硬掩模层
165.44:第二硬掩模层
166.46:隔离介电衬垫层
167.48:隔离介电填充材料部分
168.49:隔离蚀刻停止板
169.60:栅极介电层
170.62:蚀刻阻挡结构
171.52:第一源极/漏极区
172.54:第二源极/漏极区
173.66:栅极
174.66r:栅极轨
175.70:接点层介电层
176.100:第一装置区
177.117:第一蚀刻掩模层
178.127:第二蚀刻掩模层
179.130:硬掩模板
180.130l:硬掩模层
181.132:半导体衬垫鳍状物
182.132l:半导体衬垫层
183.134:介电覆盖鳍状物
184.134l:介电覆盖层
185.136:半导体芯鳍状物
186.136l:半导体芯层
187.137:第一图案化蚀刻掩模
188.147:第二图案化蚀刻掩模
189.200:第二装置区
190.2910,2920,2930,2940,2950,2960,2970,2980:步骤
具体实施方式
191.下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的 是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清 楚说明，可任意增加或减少各种结构的尺寸。
192.下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特 定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成 第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外 构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁， 但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关 系。
193.此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、”上侧
”ꢀ
或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间 性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件 亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。除非 特别说明，否则具有相同标号的个别单元剧有相同的材料组成与相同的厚度 范围。
194.p型全绕式栅极晶体管与n型全绕式栅极晶体管具有不同的最佳功函 数。然而采用两种不同栅极材料以用于两种型态的全绕式栅极晶体管需要额 外工艺步骤，因此增加整体的工艺成本与制造所需的时间。p型场效晶体管 所用的最佳功函数，通常与采用相同通道材料的n型场效晶体管所用的最佳 功函数不同。然而若p型场效晶体管与n型场效晶体管采用不同通道材料， 相同的栅极材料可提供p型场效晶体管与n型场效晶体管所用的最佳功函 数。本发明实施例采用第一半导体通道材料以用于n型场效晶体管，采用第 二半导体通道材料以用于p型场效晶体管，并采用共同的栅极金属以用于栅 极。在一些实施例中，第一半导体通道材料可为硅，且第二半导体通道材料 可为硅锗合金。在一些实施例中，第
一半导体通道材料可为p型掺杂以提供 n型场效晶体管，而第二半导体通道材料可为n型掺杂以提供p型场效晶体 管。下述内容不详述本发明多种实施例的细节。
195.图1a及图1b显示本发明一实施例的例示性结构，其包括的基板可含 有单晶半导体层8l。图1a为本发明一实施例中，形成硅锗层与硅层的交错 堆叠、硬掩模层、半导体衬垫层、介电覆盖层与半导体芯层之后的例示性结 构的垂直剖视图。图1b为图1a的例示性结构的俯视图，其垂直平面a
‑
a' 为图1a的垂直剖视图的平面。
196.基板的单晶半导体层8l可包含半导体晶片如市售的单晶硅晶片。在一 实施例中，基板的单晶半导体层8l可包含单晶硅层。基板的厚度可为200 微米至1mm，但亦可采用更小或更大的厚度。
197.硅锗层20l与硅层10l的交错堆叠可沉积于基板的单晶半导体层8l的 上表面上，且沉积方法可为外延沉积工艺。硅锗层20l与硅层10l的每一个 的形成方法可为外延沉积工艺，其中单晶硅锗合金材料或单晶硅可外延沉积 至下方的单晶半导体层，比如基板的单晶半导体层8l与任何下方的硅锗层 20l及/或任何下方的硅层10l。在一实施例中，硅锗层20l可包含个别的单 晶硅锗合金材料，其锗原子浓度为15％至35％，比如20％至30％，但亦可 采用较低或较高的原子浓度。每一硅锗层20l的厚度可为4nm至20nm， 比如8nm至16nm，但亦可采用较小或较大的厚度。在一实施例中，硅层 10l可包含单晶硅。每一硅层10l的厚度可为4nm至20nm，比如8nm至 16nm，但亦可采用较小或较大的厚度。
198.一般而言，硅层10l与硅锗层10l的垂直交错堆叠可成长于基板的单晶 半导体材料上。每一硅层10l与每一硅锗层20l可为单晶，且可彼此对准地 外延。因此具有相同米勒指数的每一结晶取向沿着与硅层10l、硅锗层20l 与基板的单晶半导体层8l相同的方向。
199.例示性结构可包含之后形成第一型态的半导体纳米结构于其中的第一 装置区100，以及之后形成第二型态的半导体纳米结构于其中的第二装置区 200。半导体纳米结构指的是具有至少一纳米尺寸(比如大于1nm与小于1 微米的尺寸)的半导体结构。半导体纳米结构可包含全绕式栅极晶体管、堆 叠通道的晶体管、多桥接通道晶体管、纳米线晶体管、多纳米线晶体管或类 似物。在一实施例中，半导体纳米结构可包含具有纳米尺寸的至少一半导体 通道，比如宽度及/或高度大于1nm且小于1微米(如大于1nm与小于100nm) 的通道。在一实施例中，半导体纳米结构可包含全绕式栅极晶体管。硅层10l 与硅锗层20l位于第一装置区100中的部分可掺杂第一导电型态(比如p型) 的掺杂原子，而硅层10l与硅锗层20l位于第二装置区200中的部分可掺杂 第二导电型态(如n型)的掺杂原子。第一装置区100与第二装置区200中的 掺杂原子浓度可为1.0x10
14
/cm3至1.0x10
17
/cm3，但亦可采用较低或较高的 掺杂浓度。可进行个别掩模的离子注入工艺，以将p型掺杂与n型掺杂导入 第一装置区100或第二装置区200中。
200.可视情况形成氧化硅衬垫层(未图示)于硅锗层20l与硅层10l的交错堆 叠上。若存在氧化硅衬垫层，其厚度可为1nm至3nm，但亦可采用较小或 较大的厚度。硬掩模层130l可沉积于硅锗层20l与硅层10l的交错堆叠上。 硬掩模层130l包含硬掩模材料如氮化硅，且其厚度可为20nm至40nm， 但亦可采用较小或较大的厚度。
201.可视情况形成半导体衬垫层132l于硬掩模层130l上。半导体衬垫层 132l包括半导体材料如非晶硅，其厚度可为5nm至10nm，但亦可采用较 小或较大的厚度。介电覆盖层134l可形成于半导体衬垫层132l上。介电覆 盖层134l包括介电材料如氧化硅，且其厚度可
为300nm至600nm，但亦 可采用较小或较大的厚度。半导体芯层136l可沉积于介电覆盖层134l上。 半导体芯层136l包括半导体材料如多晶硅，且其厚度可为100nm至200nm， 但亦可采用较小或较大的厚度。虽然本发明实施例中的半导体纳米结构包括 全绕式栅极晶体管，但半导体纳米结构可包括堆叠通道的晶体管、多桥接通 到晶体管、纳米线晶体管、多纳米线晶体管或含有纳米尺寸的半导体通道的 其他种类场效晶体管。
202.图2a为本发明一实施例中，图案化半导体鳍状堆叠之后的例示性结构 的垂直剖视图。图2b为图2a的例示性结构的俯视图，其垂直平面a
‑
a'为 图2a的垂直剖视图的平面。如图2a及图2b所示，可施加光刻胶(未图示) 于图1a及图1b的层状物堆叠上，且可光刻图案化光刻胶以形成线路与空 间的图案，其可沿着第一水平方向hd1横向延伸并在第二水平方向hd2中横 向分开，而第一水平方向hd1可垂直于第二水平方向hd2。可进行非等向蚀 刻工艺，以转移光刻胶层中的图案穿过下方材料层至基板的单晶半导体层8l 的顶部中。可形成鳍状堆叠结构，其包括下方材料层的图案化部分，以及基 板的单晶半导体层8l的顶部。
203.每一鳍状堆叠结构由下至上可包含单晶半导体鳍状物8如基板的单晶半 导体层8l的图案化顶部、半导体板堆叠(10,20)如硅锗板20与硅板10的交 错堆叠、视情况形成的氧化硅衬垫层、硬掩模板130如硬掩模层130l的图 案化部分、半导体衬垫鳍状物132如半导体衬垫层132l的图案化部分、介 电覆盖鳍状物134如介电覆盖层134l的图案化部分以及视情况形成的半导 体芯鳍状物136如半导体芯层136l的图案化部分。在一实施例中，每一单 晶半导体鳍状物8可为单晶硅鳍状物。每一硅板10为硅层10l的图案化部 分。每一硅锗板20为硅锗层20l的图案化部分。
204.每一鳍状堆叠结构(8,10,20,130,132,134,136)可具有一致的宽度，其可为 10nm至300nm，比如20nm至150nm，但亦可采用较小或较大的宽度。 相邻的鳍状堆叠结构(8,10,20,130,132,134,136)之间的空间可为50nm至250 nm，但亦可采用较小或较大的空间。每一鳍状堆叠结构 (8,10,20,130,132,134,136)可沿着第一水平方向hd1横向延伸，并可沿着第二 水平方向hd2横向分开。
205.一般而言，可图案化硅层10l与硅锗层20l的垂直交错堆叠以提供硅板 堆叠(10,20)于第一装置区100中，并提供第二半导体板堆叠(10,20)于)第二装 置区200中。形成于第一装置区100中的每一硅板堆叠(10,20)包含垂直交错 的第一硅板10与第一硅锗板20。每一硅板堆叠(10,20)可包含第一导电型态 如p型的掺杂。形成于第二装置区200中的每一第二半导体板堆叠(10,20)包 含垂直交错的第二硅板10与第二硅锗板20。每一第二半导体板堆叠(10,20) 可具有第二导电型态如n型。
206.硬掩模板130可形成于半导体板堆叠(10,20)上。在一实施例中，鳍状堆 叠结构(8,10,20,130,132,134,136)的侧壁可垂直地一致(比如位于相同垂直平 面中)。举例来说，鳍状堆叠结构(8,10,20,130,132,134,136)的硬掩模板130的 侧壁，可与半导体板堆叠(10,20)的侧壁垂直地一致。
207.图3a为本发明一实施例中，形成浅沟槽隔离结构之后的例示性结构的 垂直剖视图。图3b为图3a的例示性结构的俯视图，其垂直平面a
‑
a'为图 3a的垂直剖视图的平面。如图3a及图3b所示，可沉积介电填充材料如氧 化硅于鳍状堆叠结构(8,10,20,130,132,134,136)之间的沟槽中。可进行平坦化 工艺如化学机械平坦化工艺，以移除位于含有半导体衬垫鳍状物132、视情 况形成的半导体芯鳍状物136与介电覆盖鳍状物134的上表面的水平平
面之 上的介电填充材料的部分。介电填充材料的保留部分可包含浅沟槽隔离结构 12。
208.图4a为本发明一实施例中，使浅沟槽隔离结构垂直凹陷之后的例示性 结构的垂直剖视图。图4b为图4a的例示性结构的俯视图，其垂直平面a
‑
a' 为图4a的垂直剖视图的平面。如图4a及图4b所示，可由回蚀刻工艺使浅 沟槽隔离结构12的上表面垂直凹陷。回蚀刻工艺可采用等向蚀刻工艺(如湿 蚀刻工艺)或非等向蚀刻工艺(如反应性离子蚀刻工艺)。在采用反应性离子蚀 刻工艺的实施例中，半导体衬垫鳍状物132及/或硬掩模板130可作为蚀刻掩 模结构。浅沟槽隔离结构12的上表面可凹陷，使浅沟槽隔离结构12的上表 面高于最底部的硅板10与最底部的硅锗板20之间的界面，或与界面齐平。 在浅沟槽隔离结构12的上表面相对于最底部的硅板10的上表面垂直凹陷的 实施例中，垂直凹陷的距离可为1nm至15nm，但亦可采用较小或较大的 垂直凹陷距离。
209.图5a为本发明一实施例中，形成覆层硅锗合金结构之后的例示性结构 的垂直剖视图。图5b为图5a的例示性结构的俯视图。垂直平面a
‑
a'为图 5a的垂直剖视图的平面。如图5a及图5b所示，可非等向地沉积硅锗合金， 其沉积方法可为非等向的沉积工艺如等离子体辅助化学气相沉积。硅锗合金 层沉积于硬掩模板130的上表面上的厚度，大于沉积于浅沟槽隔离结构12 的上表面上的厚度，因为沉积工艺的非等向特性。硅锗合金层包含的锗原子 浓度可为25％至50％，比如35％至45％，但亦可采用较小或较大的厚度。 硅锗合金层中的锗原子浓度可比硅锗板20中的锗原子浓度高至少10％，比 如10％至20％。在一实施例中，硅锗合金层中的锗原子浓度可高于硅锗板 20中的锗原子浓度，使硅锗合金层的材料相对于硅锗板20可选择性地横向 凹陷。硅锗合金层可为多晶。在一实施例中，非等向沉积工艺可为消耗性， 以利沉积于硬掩模板130的上表面上的膜厚大于沉积于浅沟槽隔离结构12 的上表面上的膜厚。硅锗合金可形成于半导体板堆叠(10,20)与硬掩模板130 的侧壁上。
210.可进行非等向蚀刻工艺以使沉积的硅锗合金层的水平部分垂直凹陷。可 选择非等向蚀刻工艺的时间，以移除浅沟槽隔离结构12的顶部上的硅锗合 金层的水平部分，而不完全移除硬掩模板130的上表面上的硅锗合金层的水 平部分。硅锗合金层的每一连续保留部分在此处可视作覆层硅锗合金结构 28。每一覆层硅锗合金结构28可具有倒u形的垂直剖面轮廓。覆层硅锗合 金结构28的每一侧壁的横向厚度可为6nm至20nm，但亦可采用较小或较 大的厚度。每一覆层硅锗合金结构28的水平顶部的垂直厚度可为6nm至20 nm，但亦可采用较小或较大的垂直厚度。相邻成对的覆层硅锗合金结构28 之间的空间可为20nm至200nm，但亦可采用较小或较大的空间。
211.图6a为本发明一实施例中，形成混合介电鳍状物之后的例示性结构的 垂直剖视图。图6b为图6a的例示性结构的俯视图，其垂直平面a
‑
a'为图 6a的垂直剖视图的平面。如图6a及图6b所示，混合介电鳍状物(14,16)可 形成于副层硅锗合金结构之间的沟槽中。每一混合介电鳍状物(14,16)可包含 介电鳍状物衬垫层14与氧化硅填充材料部分16。混合介电鳍状物(14,16)的 形成方法可为顺应性沉积介电鳍状物衬垫层与氧化硅填充材料，并自含有覆 层硅锗合金结构28的上表面的水平平面上移除介电鳍状物衬垫层与氧化硅 填充材料的部分。举例来说，自含有覆层硅锗合金结构28的上表面的水平 平面上移除介电鳍状物衬垫层与氧化硅填充材料的部分的方法，可为化学机 械平坦化步骤。每一介电鳍状物衬垫层14包含的介电材料的介电常数小于 或等于7.9。举例来说，每一介电鳍状物衬垫层14的材料可包含氮化硅、碳 氮化硅或碳氮氧化硅。其他合适的介电材料亦属于本发明实施例
的范畴中。 每一介电鳍状物衬垫层14的厚度可为5nm至10nm，但亦可采用较小或较 大的厚度。每一氧化硅填充材料部分16包含未掺杂的硅酸盐玻璃或掺杂的 硅酸盐玻璃。每一混合介电鳍状物(14,16)可沿着第一水平方向横向延伸，且 沿着第二水平方向的宽度可一致。每一混合介电鳍状物(14,16)沿着第二水平 方向hd2的宽度可为20nm至200nm，但亦可采用较小或较大的宽度。
212.图7a为本发明一实施例中，使混合介电鳍状物垂直凹陷之后的例示性 结构的垂直剖视图。图7b为图7a的例示性结构的俯视图，其垂直平面a
‑
a' 为图7a的垂直剖视图的平面。如图7a及图7b所示，可进行至少一蚀刻工 艺使混合介电鳍状物(14,16)的上表面垂直凹陷，且蚀刻工艺可包含至少一等 向蚀刻工艺(如湿蚀刻工艺)及/或至少一非等向蚀刻工艺(如反应性离子蚀刻 工艺)。凹陷的混合介电鳍状物(14,16)的上表面，可位于含有最顶部的硅锗板 20与硬掩模板130之间的界面的水平平面以及含有最顶部的硅锗板20与最 顶部的硅板10之间的界面的水平平面之间。
213.图8a为本发明一实施例中，形成蚀刻停止鳍状物之后的例示性结构的 垂直剖视图。图8b为图8a的例示性结构的俯视图，其垂直平面a
‑
a'为图 8a的垂直剖视图的平面。如图8a及图8b所示，可沉积蚀刻停止介电材料 于每一相邻的成对覆层硅锗合金结构28之间的混合介电鳍状物(14,16)上的 沟槽中。蚀刻停止介电材料包含的介电材料，之后可做为蚀刻停止材料。举 例来说，蚀刻停止介电材料可包含氧化铝、氧化铪、氧化镧或碳氮化硅。其 他合适的介电材料亦属于本发明实施例的范畴中。在一实施例中，蚀刻停止 介电材料可包含金属氧化物的介电材料，齐介电常数大于7.9。可视情况沉 积氧化硅材料层于蚀刻停止介电材料上，以利后续的化学机械平坦化工艺， 其可自含有覆层硅锗合金结构28的上表面的水平平面上移除蚀刻停止介电 材料的多余部分与氧化硅材料层。蚀刻停止介电材料的每一保留部分，可包 含蚀刻停止介电鳍状物18。蚀刻停止介电鳍状物18的上表面可与覆层硅锗 合金结构28的上表面位于相同的水平平面。
214.图9a为本发明一实施例中，移除硬掩模板与覆层硅锗合金结构的上侧 部分之后的例示性结构的垂直剖视图。图9b为图9a的例示性结构的俯视 图。垂直平面a
‑
a'为图9a的垂直剖视图的平面。如图9a及9b所示，可 移除覆层硅锗合金结构28的顶部，且移除方法可为湿蚀刻工艺。在例示性 例子中，湿蚀刻工艺可采用氢氧化铵与过氧化氢的混合物，或者氢氟酸、硝 酸、醋酸、甘油及/或水的混合物。
215.之后可由等向蚀刻工艺选择性地移除硬掩模板130。举例来说，可进行 采用热磷酸的湿蚀刻工艺，以移除硬掩模板130。之后可进行另一湿蚀刻工 艺以移除覆层硅锗合金结构28的物理暴露侧壁部分。湿蚀刻工艺可一起蚀 刻每一最顶部的硅锗板20，同时移除覆层硅锗合金结构28的物理暴露侧壁 部分。覆层硅锗合金结构28的保留部分可低于含有最顶部的硅板10的上表 面的水平平面。鳍状物间的凹陷29可形成于相邻的成对蚀刻停止介电鳍状 物18之间。
216.图10a为本发明一实施例中，形成含有个别组的牺牲栅极衬垫层、牺牲 栅极结构、牺牲栅极盖与栅极掩模结构的栅极模板结构，以及之后形成栅极 模板间隔物之后的例示性结构的垂直剖视图。图10b为图10a的例示性结 构的俯视图，其垂直平面a
‑
a'为图10a的垂直剖视图的平面。如图10a及 图10b所视，栅极模板结构(30,32,34,36)包括个别组的牺牲栅极衬垫层30、 牺牲栅极结构32、牺牲栅极盖34与栅极掩模结构36，其可形成于蚀刻停
止 介电鳍状物18、半导体板堆叠(10,20)与覆层硅锗合金结构28上。举例来说， 可沉积并平坦化连续牺牲栅极衬垫层30与连续牺牲栅极结构材料层32，以 提供水平的平坦表面。连续牺牲栅极衬垫层30可包含顺应性的氧化硅衬垫 层，其厚度为5nm至10nm，但亦可采用较小或较大的厚度。连续牺牲栅 极结构材料层30包括牺牲材料，且可相对于连续牺牲栅极衬垫层而选择性 地移除连续牺牲栅极结构材料层30。举例来说，连续牺牲栅极结构材料层可 包含多晶硅。可由化学机械平坦化工艺平坦化连续牺牲栅极结构材料层的上 表面。连续牺牲栅极结构材料层在蚀刻停止介电鳍状物18上的垂直厚度可 为100nm至200nm，但亦可采用较小或较大的厚度。
217.之后可沉积连续牺牲栅极盖材料层34于连续牺牲栅极结构材料层32 上。举例来说，连续牺牲栅极盖材料层34可包含氮化硅。连续牺牲栅极盖 材料层的厚度可为20nm至40nm，但亦可采用较小或较大的厚度。可沉积 连续栅极掩模材料层36于连续牺牲栅极盖材料层34上。连续栅极掩模材料 层包括硬栅极掩模材料如氧化硅。连续栅极掩模材料层36的厚度可为20nm 至40nm，但亦可采用较小或较大的厚度。
218.可图案化连续栅极掩模材料层36、连续牺牲栅极盖材料层34、连续牺 牲栅极结构材料层32与连续牺牲栅极衬垫层30的层状物堆叠成栅极模板结 构(30,32,34,36)，且其图案化方法可为施加并图案化光刻胶层(未图示)于层状 物堆叠上，并进行非等向蚀刻工艺以转移光刻胶材料层中的图案穿过层状物 堆叠。光刻胶层中的图案可为线路与空间的图案，其中每一线路沿着第二水 平方向hd2横向延伸，而每一空间沿着第二水平方向hd2横向延伸。非等向 蚀刻工艺可包含多个非等向蚀刻工艺，以移除层状物堆叠中的多种材料层。 非等向蚀刻工艺的最终步骤可蚀穿连需牺牲栅极衬垫层30的未掩模部分。 在其他实施例中，可由等向蚀刻工艺如采用稀氢氟酸的湿蚀刻工艺，移除连 续牺牲栅极衬垫层30的未掩模部分。接着可移除光刻胶层，且移除方法可 为灰化。
219.连续牺牲栅极衬垫层的每一图案化部分可包含牺牲栅极衬垫层30。连续 牺牲栅极结构材料层的每一图案化部分包含牺牲栅极结构32。连续牺牲栅极 盖材料层的每一图案化部分包含牺牲栅极盖34。连续栅极掩模材料层的每一 图案化部分包含栅极掩模结构36。每一栅极模板结构(30,32,34,36)沿着第一 水平方向hd1可具有一致宽度，其可为10nm至200nm，比如20nm至100 nm，但亦可采用较小或较大的宽度。相邻成对的栅极模板结构(30,32,34,36) 之间的空间可为40nm至400nm，比如80nm至200nm，但亦可采用较小 或较大的空间。
220.介电栅极间隔物材料层可顺应性地沉积于栅极模板结构(30,32,34,36) 上。介电栅极间隔物材料层包括介电材料如氮化硅或碳氮化硅。其他合适的 介电材料亦属于本发明实施例的范畴中。介电栅极间隔物材料层的厚度可为 5nm至15nm，但亦可采用较小或较大的厚度。可进行非等向蚀刻工艺以蚀 刻介电栅极间隔物材料层的水平部分。介电栅极间隔物材料层的每一保留的 垂直部分，包含介电栅极间隔物38。每一介电栅极间隔物38可接触个别的 栅极模板结构(30,32,34,36)，且沿着第二水平方向hd2横向延伸的厚度一致 (比如5nm至15nm)，但亦可采用较小或较大的厚度。
221.图11a为本发明实施例中，移除半导体鳍状堆叠的末端部分之后的例示 性结构的垂直剖视图。图11b为图11a的例示性结构的俯视图。垂直平面 a
‑
a'为图11a的垂直剖视图的平面。图11c为沿着图11b的垂直平面c
‑
c' 的垂直剖视图。图11d为沿着图11b的垂直平面
d
‑
d'的垂直剖视图。图11e 为沿着图11b的垂直平面e
‑
e'的垂直剖视图。如图11a至11e所示，可进 行非等向蚀刻工艺以蚀刻栅极模板结构(30,32,34,36)未覆盖的半导体板堆叠 (10,20)与覆层硅锗合金结构28，且非等向蚀刻工艺可移除介电栅极间隔物 38或蚀刻停止介电鳍状物18。非等向蚀刻形成源极/漏极空洞于移除半导体 板堆叠(10,20)与覆层硅锗合金结构28所留下的空间中。源极/漏极空洞41 可一起视作源极空洞与漏极空洞。每一源极/漏极空洞41的底部物理露出单 晶半导体鳍状物8的上表面。单晶半导体鳍状物8的上表面可垂直凹陷至低 于含有浅沟槽隔离结构12的上表面的水平平面。
222.每一半导体板堆叠(10,20)可分成多个半导体板堆叠(10,20)，其位于个别 的栅极模板结构(30,32,34,36)之下。分开半导体板堆叠(10,20)所形成的多个 半导体板堆叠(10,20)可沿着第二水平方向hd2配置，并沿着第一水平方向hd1 横向分开。每一半导体板堆叠(10,20)可具有垂直侧壁，其与介电栅极间隔物 38的上方侧壁垂直地一致。此外，每一覆层硅锗合金结构28可分成多个覆 层硅锗合金结构28，其位于个别的栅极模板结构(30,32,34,36)之下。多个覆 层硅锗合金结构28的侧壁可与栅极模板结构(30,32,34,36)的侧壁垂直地一 致。一般而言，牺牲栅极结构32与介电栅极间隔物38形成于每一半导体板 堆叠(10,20)的中间部分上。
223.图12a为本发明一实施例中，使覆层硅锗合金结构横向凹陷之后的例示 性结构的垂直剖视图。图12b为图12a的例示性结构的俯视图，其垂直平 面a
‑
a'为图12a的垂直剖视图的平面。图12c为沿着图12b的垂直平面c
‑
c' 的垂直剖视图。图12d为沿着图12b的垂直平面d
‑
d'的垂直剖视图。图12e 为沿着图12b的垂直平面e
‑
e'的垂直剖视图。如图12a至图12e所示，进 行等向蚀刻工艺使覆层硅锗合金结构28横向凹陷。等向蚀刻工艺相对于硅 板10与硅锗板20的材料，可使覆层硅锗合金结构28的多晶材料横向凹陷。 覆层硅锗合金结构28中的锗原子浓度，高于硅锗板20中的锗原子浓度。覆 层硅锗合金结构28的多晶特性(与硅锗板20的单晶特性相较)，可使覆层硅 锗合金结构28的蚀刻速率大于硅锗板20的蚀刻速率。等向蚀刻工艺可包含 湿蚀刻工艺，其采用氢氧化铵与过氧化氢的混合物。
224.外侧凹陷空洞27可形成于移除覆层硅锗合金结构28的材料所留下的空 间中。覆层硅锗合金结构28的凹陷侧壁可在含有栅极模板结构(30,32,34,36) 与介电栅极间隔物38之间的上方界面的垂直平面，或在垂直平面附近。
225.图13a为本发明一实施例中，形成外侧介电通道间隔物之后的例示性结 构的垂直剖视图。图13b为图13a的例示性结构的俯视图，其垂直平面a
‑
a' 为图13a的垂直剖视图的平面。图13c为沿着图13b的垂直平面c
‑
c'的垂 直剖视图。图13d为沿着图13b的垂直平面d
‑
d'的垂直剖视图。图13e为 沿着图13b的垂直平面e
‑
e'的垂直剖视图。如图13a至图13e所示，可顺 应性沉积介电填充材料如氧化硅，以填入外侧凹陷空洞27。可由非等向蚀刻 工艺移除介电填充材料沉积于外侧凹陷空洞27之外的部分。介电填充材料 填入个别外侧凹陷空洞27的每一保留的垂直部分，可包含外侧介电通道间 隔物26。每一外侧介电通道间隔物26可沿着第二水平方向hd2，横向地向 外偏离相邻的半导体板堆叠(10,20)。
226.图14a为本发明一实施例中，使半导体板横向凹陷之后的例示性结构的 垂直剖视图。图14b为图14a的例示性结构的俯视图，其垂直平面a
‑
a'为 图14a的垂直剖视图的平面。图14c为沿着图14b的垂直平面c
‑
c'的垂直 剖视图。图14d为沿着图14b的垂直平面d
‑
d'的垂直剖视图。图14e为沿 着图14b的垂直平面e
‑
e'的垂直剖视图。如图14a至图14e所示，等
向蚀 刻工艺可使半导体板堆叠(10,20)横向凹陷，其蚀刻半导体板堆叠(10,20)的材 料的蚀刻速率大致相同。在一实施例中，等向蚀刻工艺可包含湿蚀刻工艺， 其采用氢氟酸、硝酸与醋酸的组合。半导体板(10,20)的横向凹陷会缩短通道 长度，而不缩短栅极模板结构(30,32,34,36)之下的成对外侧介电通道间隔物 26的物理露出的外侧侧壁之间的横向分开距离。因此之后可形成源极/漏极 区，使通道长度小于接触外侧介电通道间隔物26的源极/漏极区的部分之间 的横向空间。横向凹陷距离可为1nm至10nm，比如2nm至6nm，但亦可 采用较小或较大的横向凹陷距离。
227.图15a为本发明一实施例中，掩模第二晶体管区与选择性移除硅锗板的 末端部分之后的例示性结构的垂直剖视图。图15b为图15a的例示性结构 的俯视图，其垂直平面a
‑
a'为图15a的垂直剖视图的平面。图15c为沿着 图15b的垂直平面c
‑
c'的垂直剖视图。图15d为沿着图15b的垂直平面d
‑
d' 的垂直剖视图。图15e为沿着图15b的垂直平面e
‑
e'的垂直剖视图。如图 15a至图15e所示，可形成第一蚀刻掩模层117如图案化的光刻胶层于第二 装置区200中，以覆盖第二装置区200的区域而不覆盖第一装置区100。等 向蚀刻工艺相对于硅板10，可移除每一硅锗板20的末端部分。等向蚀刻工 艺可相对于硅板10的材料，移除硅锗板20的材料。等向蚀刻工艺相对于硅 板10，可使硅锗板20横向凹陷。等向蚀刻工艺可包含湿蚀刻工艺，其采用 氢氧化铵与过氧化氢的混合物。第一内侧凹陷空洞21形成于移除硅锗板20 的末端部分的材料所留下的空间中。硅锗板20的凹陷侧壁可在含有栅极模 板结构(30,32,34,36)与介电栅极间隔物38之间的上方界面的垂直平面中，或 在垂直平面附近。举例来说，之后可移除第一蚀刻掩模层117，且移除方法 可为灰化。
228.图16a为本发明一实施例中，掩模第一晶体管区与选择性移除硅板的末 端部分之后的例示性结构的垂直剖视图。图16b为图16a的例示性结构的 俯视图，其垂直平面a
‑
a'为图16a的垂直剖视图的平面。图16c为沿着图 16b的垂直平面c
‑
c'的垂直剖视图。图16d为沿着图16b的垂直平面d
‑
d' 的垂直剖视图。图16e为沿着图16b的垂直平面e
‑
e'的垂直剖视图。
229.如图16a至图16e所示，可形成第二蚀刻掩模层127如图案化的光刻 胶层于第一装置区100中，以覆盖第一装置区100的区域而不覆盖第二装置 区200。进行等向蚀刻工艺，其相对于硅锗板20可移除每一硅板10的末端 部分。等向蚀刻工艺相对于硅锗板20的材料，可蚀刻硅板10的材料。等向 蚀刻工艺相对于硅锗板20，可使硅板10横向凹陷。等向蚀刻工艺可包含湿 蚀刻工艺，其采用硝酸及氟化铵及/或氢氧化四甲基铵及/或氢氧化三甲基
‑2‑ꢀ
羟基乙基铵的混合物。第二内侧凹陷空洞23形成于移除硅板10的末端部分 的材料所留下的空间中。硅板10的凹陷侧壁可位于含有上方界面于栅极模 板结构(30,32,34,36)与介电栅极间隔物38之间的垂直平面，或在垂直平面附 近。举例来说，之后可移除第二蚀刻掩模层127，且移除方法可为灰化。
230.图17a为本发明一实施例中，形成内侧介电通道间隔物之后的例示性结 构的垂直剖视图。图17b为图17a的例示性结构的俯视图，其垂直平面a
‑
a' 为图17a的垂直剖视图的平面。图17c为沿着图17b的垂直平面c
‑
c'的垂 直剖视图。图17d为沿着图17b的垂直平面d
‑
d'的垂直剖视图。图17e为 沿着图17b的垂直平面e
‑
e'的垂直剖视图。图17f为沿着图17a的水平平 面f
‑
f'的水平剖视图。图17g为沿着图17a的水平平面g
‑
g'的水平剖视图。 图17h为沿着图17b的垂直平面h
‑
h'的垂直剖视图。如图17a至图17h所 示，可顺应性沉积介电填充
材料如氧化硅以填入内侧凹陷空洞(21,23)。非等 向蚀刻工艺可移除介电填充材料沉积于内侧凹陷空洞(21,23)之外的部分。填 入第一内侧凹陷空洞21的介电填充材料的每一保留的垂直部分包含第一内 侧介电通道间隔物22。填入第二内侧凹陷空洞23的介电填充材料的每一保 留的垂直部分包含第二内侧介电通道间隔物24。每一第一内侧介电通道间隔 物22接触上方的硅板10的末端部分的下表面，及/或上方硅板10的末端部 分的上表面。每一第二内侧介电通道间隔物24接触上方的硅锗板20的末端 部分的下表面，及/或下方的硅锗板20的末端部分的上表面。每一内侧介电 通道间隔物(22,24)可接触成对的外侧介电通道间隔物26。多个内侧介电通道 间隔物(22,24)可位于成对的外侧介电通道间隔物26之间。第一装置区100 中每一成对的外侧介电通道间隔物26与第一内侧介电通道间隔物22的组 合，可视作第一介电通道间隔物(22,26)或第一复合介电通道间隔物(22,26)。 第二装置区200中每一成对的外侧介电通道间隔物26与第二内侧介电通道 间隔物24的组合，可视作第二介电通道间隔物(24,26)或第二复合介电通道 间隔物(24,26)。
231.图18a为本发明一实施例中，形成第一介电掩模层与形成第一源极/漏 极区之后的例示性结构的垂直剖视图。图18b为图18a的例示性结构的俯 视图，其垂直平面a
‑
a'为图18a的垂直剖视图的平面。图18c为沿着图18b 的垂直平面c
‑
c'的垂直剖视图。图18d为沿着图18b的垂直平面d
‑
d'的垂 直剖视图。图18e为沿着图18b的垂直平面e
‑
e'的垂直剖视图。图18f为 沿着图18a的水平平面f
‑
f'的水平剖视图。图18g为沿着图18a的水平平 面g
‑
g'的水平剖视图。图18h为沿着图18b的垂直平面h
‑
h'的垂直剖视图。 如图18a至18h所示，可沉积第一硬掩模层42于例示性结构上，且可图案 化第一硬掩模层42以覆盖第二装置区200而不覆盖第一装置区100。第一硬 掩模层42包含介电硬掩模材料如氧化硅或氮化硅。第一硬掩模层42的沉积 方法可为顺应性沉积工艺，比如化学气相沉积工艺。第一硬掩模层42的厚 度可为5nm至10nm，但亦可采用较小或较大的厚度。
232.可进行第一选择性外延工艺，以自硅板10、硅锗板20与单晶半导体鳍 状物8的物理露出的半导体表面外延成长第一源极/漏极区52。源极/漏极区 可为源极区或漏极区。应理解的是，接触硅板10的堆叠的源极/漏极区的一 个为源极区，而接触硅板10的堆叠的源极/漏极区的另一个漏极区。举例来 说，可将例示性结构置于外延沉积工艺腔室中，而含硅前驱物气体(如硅烷、 乙硅烷、二氯硅烷或三氯硅烷)与蚀刻剂气体(如氯化氢气体)可同时流入，以 自物理露出的半导体表面成长含硅半导体材料。含硅的半导体材料可为掺杂 硅。在一些实施例中，第二导电型态的掺杂可同时流入外延沉积工艺腔室， 以原位掺杂第一源极/漏极区52。硅板10可具有第一导电型态(如p型)的掺 杂，而第一源极/漏极区52可具有第二导电型态(如n型)的掺杂，且第一导 电型态与第二导电型态相反。第一源极/漏极区52中的第二导电型态的掺杂 原子浓度，可为5.0x10
19
/cm3至2.0x10
21
/cm3，但亦可采用较低或较高的原 子浓度。第一源极/漏极区52的厚度可为10nm至50nm，但亦可采用较小 或较大的厚度。举例来说，之后可移除第一硬掩模层42，且移除方法可为等 向蚀刻工艺如湿蚀刻工艺。
233.一般而言，第一源极区(如第一源极/漏极区52之一)与第一漏极区(如第 一源极/漏极区52之一)可形成于第一硅板10的每一垂直堆叠的物理露出表 面上。一般而言，第一源极区与第一漏极区的沉积方法可为第一选择性外延 工艺，其自第一硅板10的物理露出表面成长第一单晶半导体部分(其可为第 一源极/漏极区52)。
234.图19a为本发明一实施例中，形成第二介电掩模层与第二源极/漏极区 之后的例示性结构的垂直剖视图。图19b为图19a的例示性结构的俯视图， 其垂直平面a
‑
a'为图19a的垂直剖视图的平面。图19c为沿着图19b的垂 直平面c
‑
c'的垂直剖视图。图19d为沿着图19b的垂直平面d
‑
d'的垂直剖 视图。图19e为沿着图19b的垂直平面e
‑
e'的垂直剖视图。图19f为沿着 图19a的水平平面f
‑
f'的水平剖视图。如图19a至图19f所示，可沉积第 二硬掩模层44于例示性结构上，且可图案化第二硬掩模层44以覆盖第一装 置区100而不覆盖第二装置区200。第二硬掩模层44包含介电硬掩模材料如 氧化硅或氮化硅。第二硬掩模层44的沉积方法可为顺应性沉积工艺，比如 化学气相沉积工艺。第二硬掩模层44的厚度可为5nm至10nm，但亦可采 用较小或较大的厚度。
235.可进行第二选择性外延工艺，以自硅板10、硅锗板20与单晶半导体鳍 状物8的物理露出的半导体表面外延成长第二源极/漏极区54。举例来说， 可将例示性结构置入外延沉积工艺腔室中，而含硅前驱物气体(如硅烷、乙 硅烷、二氯硅烷或三氯硅烷)与韩锗前驱物气体(如乙锗烷)可与蚀刻剂气体 (如氯化氢气体)同时流入。以自物理露出的半导体表面成长硅锗合金材料。 在一实施例中，第一导电型态的掺杂可同时流入外延沉积工艺腔室，以原位 掺杂第二源极/漏极区54。第二源极/漏极区54可包含硅锗合金，其具有第 一导电型态的掺杂。硅锗板20可具有第二导电型态(如n型)的掺杂，而第二 源极/漏极区54可具有第一导电型态(如p型)的掺杂，且第一导电型态与第 二导电型态相反。第二源极/漏极区54中的第一导电型态的掺杂的原子浓度 可为5.0x10
19
/cm3至2.0x10
21
/cm3，但亦可采用较低或较高的原子浓度。第 二源极/漏极区54的厚度可为10nm至50nm之间，但亦可采用较小或较大 的厚度。举例来说，接着可移除第二硬掩模层44，且移除方法可为等向蚀刻 工艺如湿蚀刻工艺。
236.一般而言，第二源极区(其为第二源极/漏极区54的一个)与第二漏极区 (其为第二源极/漏极区54的另一个)可形成于第二硅锗板20的每一垂直堆叠 的物理露出的表面上。第二源极区与第二漏极区的沉积方法可为第二选择性 外延工艺，其可自第二硅锗板20的物理露出的表面成长第二单晶半导体材 料部分(其为第二源极/漏极区54)。第二源极/漏极区54可包含硅锗合金，其 具有第一导电型态的掺杂。第二源极/漏极区54的锗原子浓度可为10％至 40％，比如20％至30％，但亦可采用较低或较高的锗原子浓度。
237.图20a为本发明一实施例中，视情况图案化源极/漏极区之后的例示性 结构的垂直剖视图。图20b为图20a的例示性结构的俯视图，其垂直平面 a
‑
a'为图20a的垂直剖视图的平面。图20c为沿着图20b的垂直平面c
‑
c' 的垂直剖视图。图20d为沿着图20b的垂直平面d
‑
d'的垂直剖视图。图20e 为沿着图20b的垂直平面e
‑
e'的垂直剖视图。如图20a至图20e所示，可 视情况施加光刻胶层(未图示)于例示性结构上，且可图案化光刻胶层以形成 开口于将移除第一源极/漏极区52与第二源极/漏极区54的部分的区域上。 若必要则可进行非等向蚀刻工艺以修整相邻的场效晶体管之间的第一源极/ 漏极区52与第二源极/漏极区54的水平部分。可视情况图案化单晶半导体鳍 状物8，以电性隔离相邻的场效晶体管。举例来说，之后可移除光刻胶层， 且移除方法可为灰化。
238.图21a为本发明一实施例中，形成装置间隔离结构之后的例示性结构的 垂直剖视图。图21b为图21a的例示性结构的俯视图，其垂直平面a
‑
a'为 图21a的垂直剖视图的平面。图21c为沿着图21b的垂直平面c
‑
c'的垂直 剖视图。图21d为沿着图21b的垂直平面d
‑
d'的
垂直剖视图。图21e为沿 着图21b的垂直平面e
‑
e'的垂直剖视图。图21f为沿着图21b的垂直平面 f
‑
f'的垂直剖视图。如图21a至图21f所示，可形成装置间隔离结构(46,48,49) 于相邻成对的半导体板堆叠(10,20)之间。举例来说，可沉积连续隔离介电衬 垫层，其包括蚀刻停止介电材料。连续隔离介电衬垫层可包含介电材料如氧 化铝、氧化铪或碳氮化硅。连续隔离介电衬垫层的厚度可为10nm至50nm， 但亦可采用较小或较大的厚度。
239.可沉积介电填充材料(如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃)于隔 离介电衬垫层上，以填入相邻成对的栅极模板结构(30,32,34,36)之间的空洞。 可进行化学机械平坦化工艺，以移除高于含有牺牲栅极结构32的上表面的 水平平面的栅极掩模结构36、牺牲栅极盖34以及介电填充材料、连续隔离 介电衬垫层与介电栅极间隔物38的部分。连续隔离介电衬垫层的每一保留 部分包含隔离介电衬垫层46。介电填充材料的每一保留部分包含隔离介电 填充材料部分48。
240.可使隔离介电衬垫层46与隔离介电填充材料部分48的顶部垂直凹陷。 可采用至少一等向蚀刻工艺，使隔离介电衬垫层46与隔离介电填充材料部 分48垂直凹陷。可沉积蚀刻停止介电材料如氮化硅于隔离介电衬垫层46与 隔离介电填充材料部分48上的凹陷中。可自含有牺牲栅极结构32的上表面 的水平平面上移除蚀刻停止介电材料的多余部分。蚀刻停止介电材料填入凹 陷的每一保留部分，可包含隔离蚀刻停止板49。每一隔离蚀刻停止板49的 厚度可为10nm至20nm，但亦可采用较小或较大的厚度。隔离介电衬垫层 46、隔离介电填充材料部分48与隔离蚀刻停止板49的每一组合，可构成装 置间隔离结构(46,48,49)。
241.图22a为本发明一实施例中，移除栅极掩模结构与牺牲栅极盖、形成蚀 刻阻挡结构、并使牺牲栅极结构与栅极模板间隔物凹陷之后的例示性结构的 垂直剖视图。图22b为图22a的例示性结构的俯视图，其垂直平面a
‑
a'为 图22a的垂直剖视图的平面。图22c为沿着图22b的垂直平面c
‑
c'的垂直 剖视图。图22d为沿着图22b的垂直平面d
‑
d'的垂直剖视图。图22e为沿 着图22b的垂直平面e
‑
e'的垂直剖视图。图22f为沿着图22b的垂直平面 f
‑
f'的垂直剖视图。如图22a至图22f所示，可形成每一蚀刻阻挡结构62 以沿着第一水平方向hd1横向延伸于蚀刻停止介电鳍状物18上。举例来说， 图案化蚀刻阻挡结构62可为施加与图案化光刻胶层所形成的光刻胶材料的 图案化条。
242.图23a为本发明一实施例中，使牺牲栅极结构部分地凹陷之后的例示性 结构的垂直剖视图。图23b为图23a的例示性结构的俯视图，其垂直平面 a
‑
a'为图23a的垂直剖视图的平面。图23c为沿着图23b的垂直平面c
‑
c' 的垂直剖视图。图23d为沿着图23b的垂直平面d
‑
d'的垂直剖视图。图23e 为沿着图23b的垂直平面e
‑
e'的垂直剖视图。图23f为沿着图23b的垂直 平面f
‑
f'的垂直剖视图。如图23a至图23f所示，进行非等向蚀刻工艺以相 对于牺牲栅极衬垫层30，部分地蚀刻牺牲栅极结构32的物理露出部分。
243.图24a为本发明一实施例中，移除蚀刻阻挡结构、牺牲栅极结构与牺牲 栅极衬垫层之后的例示性结构的垂直剖视图。图24b为图24a的例示性结 构的俯视图，其垂直平面a
‑
a'为图24a的垂直剖视图的平面。图24c为沿 着图24b的垂直平面c
‑
c'的垂直剖视图。图24d为沿着图24b的垂直平面 d
‑
d'的垂直剖视图。图24e为沿着图24b的垂直平面e
‑
e'的垂直剖视图。图 24f为沿着图24b的垂直平面f
‑
f'的垂直剖视图。如图24a至图24f所示， 接着可移除蚀刻阻挡结构62，且移除方法可为灰化。牺牲栅极结构32的移 除方法可为蚀刻工艺。举例来说，可采用硝酸、氟化铵、氢氧化钾及/或氢氟 酸的混合物的湿蚀刻工艺。接着可由等
向蚀刻工艺如采用稀释氢氟酸的湿蚀 刻工艺移除牺牲栅极衬垫层30。栅极空洞31形成于移除牺牲栅极结构32 与牺牲栅极衬垫层30所留下的每一空间中。
244.图25a为本发明一实施例中，形成第一蚀刻掩模层与第一栅极空洞之后 的例示性结构的垂直剖视图。图25b为图25a的例示性结构的俯视图，其 垂直平面a
‑
a'为图25a的垂直剖视图的平面。图25c为沿着图25b的垂直 平面c
‑
c'的垂直剖视图。图25d为沿着图25b的垂直平面d
‑
d'的垂直剖视 图。图25e为沿着图25b的垂直平面e
‑
e'的垂直剖视图。图25f为沿着图 25b的垂直平面f
‑
f'的垂直剖视图。如图25a至图25f所示，可形成第一图 案化蚀刻掩模37于例示性结构上。第一图案化蚀刻掩模137可为图案化的 光刻胶层，其覆盖第二装置区200而不覆盖第一装置区100。可进行湿蚀刻 工艺，其相对于硅板10的材料可蚀刻覆层硅锗合金结构28与硅锗板20的 材料。举例来说，若硅锗板20包含硅锗板，则湿蚀刻工艺可采用氢氧化铵 与过氧化氢的混合物，以移除覆层硅锗合金结构28与硅锗板20。可形成多 个悬空的硅板10于每一栅极空洞31中。每一栅极空洞31包括自第一装置 区100移除牺牲栅极结构32、牺牲栅极衬垫层30、覆层硅锗合金结构28与 硅锗板20所留下的空间，且位于含有蚀刻停止介电鳍状物18的上表面的水 平平面之下。第一装置区100中的每一栅极空洞31物理露出硅板10的水平 表面与垂直表面。硅板10的每一堆叠位于个别栅极空洞31中，且包含第一 场效晶体管的通道部分。举例来说，之后可移除第一图案化蚀刻掩模137， 且移除方法可为灰化。
245.图26a为本发明一实施例中，形成第二蚀刻掩模层与第二栅极空洞之后 的例示性结构的垂直剖视图。图26b为图26a的例示性结构的俯视图，其 垂直平面a
‑
a'为图26a的垂直剖视图的平面。图26c为沿着图26b的垂直 平面c
‑
c'的垂直剖视图。图26d为沿着图26b的垂直平面d
‑
d'的垂直剖视 图。图26e为沿着图26b的垂直平面e
‑
e'的垂直剖视图。图26f为沿着图 26b的垂直平面f
‑
f'的垂直剖视图。如图26a至图26f所示，可形成第二图 案化蚀刻掩模147于例示性结构上。第二图案化蚀刻掩模147可为图案化的 光刻胶层，其可覆盖第一装置区100而不覆盖第二装置区200。可进行第一 湿蚀刻工艺以相对于硅锗板20与硅板10的材料，蚀刻覆层硅锗合金结构28 的材料。举例来说，湿蚀刻工艺可采用稀释氢氧化铵与过氧化氢的混合物， 以移除覆层硅锗合金结构28与硅锗板20。之后可进行第二湿蚀刻工艺以相 对于第二硅锗板20的材料，移除第二硅板10的硅材。举例来说，湿蚀刻工 艺可采用硝酸及氟化铵及/或氢氧化四甲基铵及/或氢氧化三甲基
‑2‑
羟基乙基 铵的混合物。可形成多个悬空的硅锗板20于每一栅极空洞31中。每一栅极 空洞31包含自第二装置区200移除牺牲栅极结构32、牺牲栅极衬垫层30、 覆层硅锗合金结构28与硅板10所留下的空间，并位于含有蚀刻停止介电鳍 状物18的上表面的水平平面之下。第二装置区200中的每一栅极空洞31中， 可物理露出硅锗板20的水平表面与垂直表面。硅锗板20的每一堆叠位于个 别的栅极空洞31中，并包含第二场效晶体管的通道部分。举例来说，接着 可移除第二图案化蚀刻掩模147，且移除方法可为灰化。
246.图27a为本发明一实施例中，形成栅极介电层与栅极轨之后的例示性结 构的垂直剖视图。图27b为图27a的例示性结构的俯视图，其垂直平面a
‑
a' 为图27a的垂直剖视图的平面。图27c为沿着图27b的垂直平面c
‑
c'的垂 直剖视图。图27d为沿着图27b的垂直平面d
‑
d'的垂直剖视图。图27e为 沿着图27b的垂直平面e
‑
e'的垂直剖视图。图27f为沿着图27b的垂直平 面f
‑
f'的垂直剖视图。如图27a至图27f所示，可形成栅极介电层60与栅 极轨66r于
每一栅极空洞31中。举例来说，可顺应性沉积连续栅极介电材 料层，且沉积方法可为原子层沉积。连续栅极介电材料可包含介电金属氧化 物材料，其介电常数大于7.9。介电常数大于7.9的介电金属氧化物材料，可 视作高介电常数的金属氧化物材料。例示性的高介电常数的介电金属氧化物 材料包括但不限于氧化铝、氧化铪、氧化钇、氧化镧、氧化锆、氧化钽或氧 化锶。连续栅极介电材料层可视情况额外包含氧化硅层。连续栅极介电材料 层的厚度可为1nm至6nm，比如1.5nm至3nm，但亦可采用较小或较大 的厚度。
247.连续栅极金属层可沉积于连续栅极介电材料层上。连续栅极金属层包括 视情况形成的金属衬垫层(其包含导电金属氮化物材料如氮化钛、氮化钽或 氮化钨)，以及金属填充材料(如钨、钌、钼、钴、钽或钛)。
248.可自含有蚀刻停止介电鳍状物18的上表面的水平平面上，移除连续栅 极金属层与连续栅极介电材料层的多余部分。可进行化学机械研磨平坦化工 艺，其中蚀刻停止介电鳍状物18的上表面作为停止表面。连续栅极介电材 料层的每一保留部分可包含栅极介电层60。连续栅极材料层的每一保留部分 可包含栅极轨66r。每一栅极介电层60与每一栅极轨66r可沿着第二水平 方向hd2横向延伸于硅板10的多个堆叠上。
249.一般而言，牺牲栅极结构32与下方的硅锗板20的中间部分，可取代为 栅极介电层60与栅极轨66r，其之后将分成多个栅极。
250.图28a为本发明一些实施例中，形成含有个别栅极介电层与个别栅极的 栅极堆叠与形成接点层介电层之后的例示性结构的垂直剖视图。图28b为图 28a的例示性结构的俯视图，其垂直平面a
‑
a'为图28a的垂直剖视图的平 面。图28c为沿着图28b的垂直平面c
‑
c'的垂直剖视图。图28d为沿着图 28b的垂直平面d
‑
d'的垂直剖视图。图28e为沿着图28b的垂直平面e
‑
e' 的垂直剖视图。图28f为沿着图28b的垂直平面f
‑
f'的垂直剖视图。如图 28a至图28f所示，可进行回蚀刻工艺以移除栅极轨66r与栅极介电层60 位于装置间隔离结构(46,48,49)的上表面上的部分。回蚀刻工艺可采用非等向 蚀刻工艺或等向蚀刻工艺。在一实施例中，可在回蚀刻工艺时使介电栅极间 隔物38的顶部一起垂直凹陷。
251.每一栅极轨66r分成多个栅极66。每一栅极介电层60可分成多个栅极 介电层60。栅极介电层60与栅极66的组合可形成于每一栅极空洞31中。 每一栅极介电层60接触并围绕至少一硅板10(其可包含多个硅板10)。栅极 66横向围绕场效晶体管的每一硅板10。形成于第一装置区100中的每一第 一场效晶体管包含个别组的硅板10(具有第一导电型态的掺杂)与个别的第 一源极/漏极区52(具有第二导电型态的掺杂)。形成于第二装置区200中的 每一第二场效晶体管包括个别组的硅板10(具有第二导电型态的掺杂)与个 别的第二源极/漏极区54(具有第一导电型态的掺杂)。
252.在回蚀刻工艺之后可物理露出蚀刻停止介电鳍状物18的上表面。回蚀 刻工艺可使栅极66的上表面垂直凹陷至低于含有蚀刻停止介电鳍状物18的 上表面的水平平面。回蚀刻工艺可使每一栅极的顶部垂直凹陷，且垂直凹陷 距离小于蚀刻停止介电鳍状物18的高度。
253.形成于第一装置区100中的每一第一场效晶体管，可为第一半导体纳 米结构。在一实施例中，半导体纳米结构可包含全绕式栅极晶体管。半导体 纳米结构(如全绕式栅极晶体管)包含第一栅极结构(60,66)。第一栅极结构 (60,66)包含第一栅极介电层60与第一栅极66。形成于第二装置区200中的 每一第二场效晶体管，可为第二半导体纳米结构。半导
体纳米结构(如全绕 式栅极晶体管)包括第二栅极结构(60,66)。第二栅极结构(60,66)包含第二栅极 介电层60与第二栅极66。沉积与图案化栅极介电材料层与栅极材料层，可 形成第一栅极结构(60,66)以围绕第一硅板10的中间部分，并形成第二栅极 结构(60,66)以围绕第二硅锗板20的中间部分。第一栅极介电层60与第二栅 极介电层60可具有相同材料组成。第一栅极66与第二栅极66可具有相同 材料组成。
254.接点层介电层70可沉积于栅极结构(60,66)上。接点层介电层70包含介 电填充材料如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。介电填充材料的沉 积方法可为顺应性沉积工艺，比如化学气相沉积工艺。平坦化工艺如化学机 械平坦化工艺，可自含有装置间隔离结构(46,48,49)的上表面的水平平面上移 除介电填充材料的多余部分。合适的接点通孔结构(未图示)与埋置金属内连 线结构(未图示)的额外的介电材料层(未图示)，之后可形成于例示性结构上。
255.如图1a至图28f所示，本发明多种实施例提供半导体结构，其包括： 第一全绕式栅极场效晶体管位于基板(其包括基板的单晶半导体层8l)上并 包含至少一硅板10(含有个别的硅通道)；第一栅极结构(60,66)，含有第一栅 极介电层60与第一栅极66并围绕至少一硅板10的每一中间部分；第一源 极区(其为第一源极/漏极区52的一个)位于至少一硅板10的第一末端上；与 第一漏极区(其为第一源极/漏极区52的另一个)位于至少一硅板10的第二末 端上。半导体结构亦包括第二全绕式栅极场效晶体管位于基板上并与第一全 绕式栅极场效晶体管横向分开，其包含至少一硅锗板20；第二栅极结构(60,66)，含有第二栅极介电层60与第二栅极66并围绕至少一硅锗板20的 每一中间部分；第二源极区(其为第二源极/漏极区54的一个)位于至少一硅 锗板20的第一末端上；与第二漏极区(其为第二源极/漏极区54的另一个)位 于至少一硅锗板20的第二末端上。第一栅极66与第二栅极66可包含相同 导电材料。
256.在一实施例中，至少一硅板10具有p型掺杂，第一源极区如第一源极/ 漏极区52的一个与第一漏极区如第一源极/漏极区52的另一个具有n型掺 杂，至少一硅锗板20具有n型掺杂，而第二源极区如第二源极/漏极区54 的一个与第二漏极区如第二源极/漏极区54的另一个具有p型掺杂。在一实 施例中，至少一硅板10的每一个与至少一硅锗板20的每一个为单晶，且具 有相同米勒指数的每一结晶取向沿着与至少一硅板10和至少一硅锗板20相 同的方向。
257.在一实施例中，第一全绕式栅极场效晶体管的第一栅极介电层60与第 二全绕式栅极场效晶体管的第二栅极介电层60包含相同的介电材料与相同 厚度。
258.在一实施例中，相同的介电材料包含及/或实质上由介电常数大于7.9的 介电金属氧化物所组成。第一全绕式栅极场效晶体管的第一栅极66与第二 全绕式栅极场效晶体管的第二栅极66的相同导电材料包括金属材料，比如 至少一金属元素(如钨、钛、钽、钼、钴及/或钌)、至少一金属间合金或至少 一导电金属氮化物(如氮化钛、氮化钽及/或氮化钨)。
259.在一实施例中，第一全绕式栅极场效晶体管的第一源极区如第一源极/ 漏极区52的一个与第一漏极区如第一源极/漏极区52的另一个的每一个与第 一栅极结构(60,66)横向隔有个别的介电通道间隔物(22,26)。在此实施例中， 个别的介电通道间隔物(22,26)在至少一硅板10之上或之下的区域中的厚度 (比如第一内侧介电通道间隔物22的厚度)，小于不在至少一硅板10之上或 之下的区域中的厚度(其具有外侧介电通道间隔物26的厚
度)，如图17g所 示。在一实施例中，第二全绕式场效晶体管的每一第二源极区54以及第二 漏极区54，与第二栅极结构(60,66)横向隔有个别的介电通道间隔物(24,26)。 在此实施例中，个别的介电通道间隔物(22,26)在至少一硅锗板20之上或之 下的区域中的厚度(比如第二内侧介电通道间隔物24的厚度)，小于不在至少 一硅锗板20之上或之下的区域中的厚度(其具有外侧介电通道间隔物26的 厚度)，如图17f所示。
260.在一实施例中，至少一硅锗板20的每一下表面可位于含有个别的至少 一硅板10的上表面的水平平面中，且至少一硅锗板20的每一上表面可位于 含有个别的至少一硅板的下表面的水平平面中。
261.在本发明另一实施例中，提供半导体结构，其包含n型全绕式栅极场效 晶体管(如第一全绕式栅极场效晶体管)位于基板(其包含基板的单晶半导体 层8l)上并包含至少一p型掺杂板(如至少一硅板10)；第一栅极结构(60,66)， 含有第一栅极介电层60与第一栅极66并围绕至少一p型掺杂板的每一中间 部分；n型掺杂的源极区(如第一源极/漏极区52的一个)位于至少一p型板(如 至少一硅板10)的第一末端上；以及n型掺杂的漏极区(如第一源极/漏极区 52的另一个)位于至少一p型板(如至少一硅板10)的第二末端上。
262.半导体结构还包含p型全绕式栅极场效晶体管位于基板上并与n型全绕 式栅极场效晶体管横向分开，并包含至少一n型掺杂板(如至少一硅锗板20)； 第二栅极结构(60,66)，含有第二栅极介电层60与第二栅极66，并围绕至少 一n型掺杂板(比如至少一硅锗板20)的每一中间部分；p型掺杂源极区(如第 二源极/漏极区54的一个)位于至少一p型掺杂板的第一末端；以及p型掺杂 漏极区(如第二源极/漏极区54的另一个)位于至少一p型掺杂板的第二末端。 至少一n型掺杂板(如至少一硅锗板20)的每一下表面位于含有个别的至少一 p型掺杂板(如至少一硅板10)的上表面的水平平面中。至少一n型掺杂板(如 至少一硅锗板20)的每一上表面位于含有个别的至少一p型掺杂板(如至少一 硅板10)的下表面的水平平面中。
263.在一实施例中，至少一p型掺杂板(如至少一硅板10)包含p型掺杂的单 晶硅材，且n型源极区(如第一源极/漏极区52)与n型漏极区(如另一第一源 极/漏极区52)包含n型掺杂的单晶半导体材料。在一实施例中，至少一n型 掺杂板(如至少一硅锗板20)包含n型掺杂的单晶硅锗合金，而p型掺杂的源 极区(如第二源极/漏极区54)与p型掺杂的漏极区(如另一第二源极/漏极区54) 包含p型掺杂的单晶半导体材料。
264.在一实施例中，至少一p型掺杂板的每一个(如每一硅板10)与至少一n 型掺杂板的每一个(如每一硅锗板20)为单晶，且具有相同米勒指数的每一结 晶取向沿着与至少一p型掺杂板和至少一n型掺杂板相同的方向。在一实施 例中，第一栅极介电层60与第二栅极介电层60包括相同的介电材料，且第 一栅极66与第二栅极66包括相同的导电材料。
265.在一实施例中，半导体结构包括蚀刻停止介电鳍状物18位于n型全绕 式栅极场效晶体管与p型全绕式栅极场效晶体管之间，以及混合介电鳍状物 (14,16)位于蚀刻停止介电鳍状物18之下，其含有介电鳍状物衬垫层14埋置 氧化硅填充材料部分16并位于n型全绕式栅极场效晶体管与p型全绕式栅 极场效晶体管之间。
266.在一实施例中，第一栅极结构(60,66)接触蚀刻停止介电鳍状物18与混 合介电鳍状物(14,16)的第一侧壁，第二栅极结构(60,66)接触蚀刻停止介电鳍 状物18与混合介电鳍状物(14,16)的第二侧壁，而蚀刻停止介电鳍状物18与 混合介电鳍状物(14,16)之间的
界面位于含有至少一p型掺杂板的上表面(如 最顶部的硅板10的上表面)的水平平面，并高于含有至少一n型掺杂板的上 表面(如最顶部的硅锗板20的上表面)的水平平面。
267.在一实施例中，每一p型掺杂源极区(比如第二源极/漏极区54的一个) 与p型掺杂漏极区(比如第二源极/漏极区54的另一个)与第二栅极结构(60,66) 横向隔有个别的介电通道间隔物(24,26)，而个别的介电通道间隔物(24,26)在 至少一n型掺杂板(如至少一硅锗板20)之上或之下的区域中的厚度，小于不 在至少一n型掺杂板(如至少一硅锗板20)之上或之下的区域中的厚度(其具 有外侧介电通道间隔物26的厚度)，如图17f所示的例子。在一实施例中， 每一n型掺杂的源极区(如第一源极/漏极区52的一个)以及n型掺杂的漏极 区(如第一源极/漏极区52的另一个)，与第一栅极结构(60,66)横向隔有个别 的介电通道间隔物(22,26)，且个别的介电通道间隔物(22,26)在至少一p型掺 杂板(如至少一硅板10)之上或之下的区域中的厚度，小于不在至少一p型掺 杂板之上或之下的厚度(其具有外侧介电通道间隔物26的厚度)，如图17g 所示。
268.图29为本发明一实施例中，形成例示性结构所用的步骤的流程图。如 步骤2910与图1a至图2b所示，形成第一半导体板堆叠(10,20)与第二半导 体板堆叠(10,20)于基板上。第一半导体板堆叠(10,20)包括垂直交错的第一硅 板10与第一硅锗板20，并形成于第一装置区100中。第二半导体板堆叠(10,20) 包括垂直交错的第二硅板10与第二硅锗板20，并形成于第二装置区200中。
269.如图3a至图15e与步骤2920所示，在第一装置区100中相对于第一 硅板10，移除第一硅锗板20的末端部分。如图16a至图16e与步骤2930 所示，在第二装置区200中相对于第二硅锗板20移除第二硅板10的末端部 分。如图17a至图18h与步骤2940所示，可沉积第一源极区(如第一源极/ 漏极区52的一个)与第一漏极区(如第一源极/漏极区52的另一个)于第一硅板 10的物理露出表面上。如图19a至图19f与步骤2950所示，可沉积第二源 极区(如第二源极/漏极区54的一个)与第二漏极区(如第二源极/漏极区54的 另一个)于第二硅锗板20的物理露出表面上。
270.如图20a至图25f与步骤2960所示，相对于第一装置区100中的第一 硅板10，可移除第一硅锗板20的保留部分。如图26a至图26f与步骤2970 所示，相对于第二装置区200中的第二硅锗板20，可移除第二硅板10的保 留部分。如图27a至图28f与步骤2980所示，可形成第一栅极结构(60,66) 以围绕第一硅板10的中间部分，并形成第二栅极结构(60,66)以围绕第二硅 锗板20的中间部分。可沉积与图案化栅极介电材料层与栅极材料层以完成 此步骤。
271.本发明一实施例提供的半导体结构，包括第一全绕式栅极场效晶体管， 位于基板上且包含：至少一硅板；第一栅极结构，包括第一栅极介电层与第 一栅极并围绕至少一硅板的每一中间部分；第一源极区，位于至少一硅板的 第一末端上；以及第一漏极区，位于至少一硅板的第二末端上；以及第二全 绕式栅极场效晶体管，位于基板上并与第一全绕式栅极场效晶体管横向分 开，且包含：至少硅锗板；第二栅极结构，包括第二栅极介电层与第二栅极 并围绕该至少一硅锗板的每一中间部分；第二源极区，位于至少一硅锗板的 第一末端上；以及第二漏极区，位于至少一硅锗板的第二末端上，其中第一 栅极与第二栅极包括相同的导电材料。
272.在一些实施例中，至少一硅板具有p型掺杂；第一源极区与第一漏极区 具有n型掺
杂；至少一硅锗板具有n型掺杂；以及第二源极区与第二漏极区 具有p型掺杂。
273.在一些实施例中，至少一硅板与至少一硅锗板的每一个为单晶；以及具 有相同米勒指数的每一结晶取向沿着与至少一硅板与至少一硅锗板相同的 方向。
274.在一些实施例中，第一栅极介电层与第二栅极介电层包括相同介电材 料与相同厚度。
275.在一些实施例中，相同介电材料包括介电常数大于7.9的介电金属氧化 物；以及第一栅极与第二栅极的相同导电材料包括金属材料。
276.在一些实施例中，第一源极区与第一漏极区的每一个与第一栅极结构横 向隔有个别的介电通道间隔物；以及个别的介电通道间隔物在至少一硅板之 上或之下的区域中的厚度，小于不在至少一硅板之上或之下的区域中的厚 度。
277.在一些实施例中，至少一硅锗板的每一下表面位于含有个别的至少一硅 板的上表面的水平平面中；以及至少一硅锗板的每一上表面位于含有个别的 至少一硅板的下表面的水平平面中。
278.本发明一实施例提供的半导体结构，包括：n型全绕式栅极场效晶体管 位于基板上且包括：至少一p型掺杂板；第一栅极结构，包含第一栅极介电 层与第一栅极并围绕至少一p型掺杂板的每一中间部分；n型掺杂源极区， 位于至少一p型掺杂板的第一末端上；以及n型掺杂漏极区，位于至少一p 型掺杂板的第二末端上；以及p型全绕式栅极场效晶体管位于基板上并与n 型全绕式栅极场效晶体管横向分开，且包括：至少一n型掺杂板；第二栅极 结构，包含第二栅极介电层与第二栅极并围绕至少一n型掺杂板的每一中间 部分；p型掺杂源极区，位于至少一n型掺杂板的第一末端上；以及p型掺 杂漏极区，位于至少一n型掺杂板的第二末端上，其中至少一n型板的每一 下表面位于含有个别的至少一p型掺杂板的上表面的水平平面中；以及至少 一n型板的每一上表面位于含有个别的至少一p型掺杂板的下表面的水平平 面中。
279.在一些实施例中，至少一p型掺杂板包括p型掺杂的单晶硅材料；n型 掺杂源极区与n型掺杂漏极区包括n型掺杂的单晶半导体材料；至少一n型 掺杂板包括n型掺杂的单晶硅锗合金；以及p型掺杂源极区与p型掺杂漏极 区包括p型掺杂的单晶半导体材料。
280.在一些实施例中，至少一p型掺杂板的每一个与至少一n型掺杂板的每 一个为单晶；以及具有相同米勒指数的每一结晶取向沿着与至少一p型掺杂 板与至少一n型掺杂板相同的方向。
281.在一些实施例中，第一栅极介电层与第二栅极介电层包括相同介电材 料；以及第一栅极与第二栅极包括相同导电材料。
282.在一些实施例中，半导体结构还包括蚀刻停止介电鳍状物，位于n型全 绕式栅极场效晶体管与p型全绕式栅极场效晶体管之间；以及混合介电鳍状 物，位于蚀刻停止介电鳍状物之下并包括介电鳍状物衬垫层以埋置氧化硅填 充材料部分并位于n型全绕式栅极场效晶体管与p型全绕式栅极场效晶体管 之间。
283.在一些实施例中，第一栅极结构接触蚀刻停止介电鳍状物与混合介电鳍 状物的第一侧壁；第二栅极结构接触蚀刻停止介电鳍状物与混合介电鳍状物 的第二侧壁；以及蚀刻停止介电鳍状物与混合介电鳍状物之间的界面位于含 有至少一p型掺杂板的最顶部表面的水平平面中，并高于含有至少一n型掺 杂板的最顶部表面的水平平面。
284.在一些实施例中，每一p型掺杂源极区以及p型掺杂漏极区，与第二栅 极结构隔有个别的介电通道间隔物；以及个别介电通道间隔物在至少一n型 掺杂板之上或之下的区域中的厚度，小于不在至少一n型掺杂板之上或之下 的区域中的厚度。
285.本发明一实施例提供的半导体结构的形成方法，包括：形成第一半导体 板堆叠与第二半导体板堆叠于基板上，其中第一半导体板堆叠包括垂直交错 的第一硅板与第一硅锗板，而第二半导体板堆叠包括垂直交错的第二硅板与 第二硅锗板；相对于第一硅板，移除第一硅锗板的末端部分；相对于第二硅 锗板，移除第二硅板的末端部分；沉积第一源极区与第一漏极区于第一硅板 的物理露出的表面上；沉积第二源极区与第二漏极区于第二硅锗板的物理露 出的表面上；相对于第一硅板，移除第一硅锗板的保留部分；相对于第二硅 锗板，移除第二硅板的保留部分；以及沉积与图案化栅极介电材料层与栅极 材料层，以形成第一栅极结构围绕第一硅板的中间部分，并形成第二栅极结 构围绕第二硅锗板的中间部分。
286.在一些实施例中，方法还包括：外延成长硅层与硅锗层垂直交错的堆叠 于基板的单晶半导体材料上；以及图案化垂直交错的堆叠，其中垂直交错的 堆叠的图案化部分包括第一半导体板堆叠与第二半导体板堆叠。
287.在一些实施例中，第一源极区与第一漏极区的沉积方法为第一选择性外 延工艺，其自第一硅板的物理露出的表面成长第一单晶半导体材料部分；以 及第二源极区与第二漏极区的沉积方法为第二选择性外延工艺，其自第二硅 锗板的物理露出的表面成长第二单晶半导体材料部分。
288.在一些实施例中，第一栅极结构包含第一栅极介电层与第一栅极；第二 栅极结构包含第二栅极介电层与第二栅极；第一栅极介电层与第二栅极介电 层分别形成于第一硅板与第二硅锗板上；以及第一栅极与第二栅极分别形成 于第一栅极介电层与第二栅极介电层上。
289.在一些实施例中，方法还包括：在移除第一硅锗板的末端部分与移除第 二硅板的末端部分之前，形成牺牲栅极结构与介电栅极间隔物于第一半导体 板堆叠的中间部分与第二半导体板堆叠的中间部分上；以及在形成第一源 极、第一漏极、第二源极与第二漏极之后，移除牺牲栅极结构。
290.在一些实施例中，相对于第一硅板以移除第一硅锗板的保留部分的步 骤，包括等向蚀刻第一硅锗板的保留部分，并以第一图案化的蚀刻掩模层掩 模含有第二硅锗板的区域；以及相对于第二硅锗板以移除第二硅板的保留部 分的步骤，包括等向蚀刻第二硅板的保留部分，并以第二图案化的蚀刻掩模 层掩模含有第一硅板的区域。
291.上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领 域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完 成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解， 这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范 畴的前提下进行改变、替换或更动。