半导体结构及其形成方法与流程

1.本发明涉及半导体技术领域，具体涉及一种半导体结构及其形成方法。


背景技术：

2.动态随机存储器是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，动态随机存储器也不断的往高积集度发展，因此，给半导体制造技术提出了更加严峻的挑战。
3.现有半导体技术领域中，由于结构的设计布局，埋入式字线(wl)会同时穿过有源区(aa)和浅沟槽隔离区(sti)，而浅沟槽隔离区的埋入式字线在工作时会和平行埋入式字线的有源区发生耦合，使得有源区处的栅极到半导体衬底有额外的强电场，从而受到栅极引发漏极漏电流(gidl)的影响。因此，如何有效地降低栅极引发漏极漏电流，提高其刷新效能(refresh performance)是目前亟待解决的技术问题。


技术实现要素：

4.本发明的目的在于提供一种半导体结构及其形成方法，能够改善栅极感应漏极漏电效应，提高其刷新效能。
5.为解决上述技术问题，本发明中提供了一种半导体结构形成方法，包括：
6.提供半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
7.沿着垂直于所述第一方向，刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔；
8.在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层；
9.沿着垂直于所述第一方向，二次刻蚀所述金属层、所述黏附层以形成的接触孔，定义所述接触孔内黏附层的深度为h2。
10.可选的，所述刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔之前，在所述半导体衬底表面沉积牺牲层。
11.可选的，通过化学机械抛光工艺去除所述凹孔表面沉积的金属层，以形成显露出黏附层的凹孔。
12.可选的，在所述二次刻蚀步骤之前还包括：沿着垂直于所述第一方向，预刻蚀所述浅沟槽隔离区的第二凹孔显露出的黏附层，定义刻蚀所述黏附层的深度为h0，所述h0小于所述h2。
13.可选的，二次刻蚀所述金属层、所述黏附层的步骤进一步还包括：沿着垂直于所述第一方向，继续刻蚀所述显露出黏附层和金属层以形成接触孔，定义刻蚀出所述黏附层和所述金属层的深度为h1，所述h1小于所述h2。
14.可选的，所述h0尺寸为10-20纳米；所述h1尺寸为60-70纳米；所述h2尺寸为71-80纳米。
15.可选的，所述黏附层的材料为氮化钛；所述金属层的材料为钨。
16.可选的，所述牺牲层的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。
17.本发明的的技术方案还提供一种半导体结构，包括：
18.半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
19.第一凹孔，位于所述有源区，垂直于所述第一方向；
20.第二凹孔，位于所述浅沟槽隔离区，垂直于所述第一方向；
21.黏附层、金属层覆盖于所述第一凹孔、所述第二凹孔的表面；
22.接触孔，基于上述半导体结构形成方法形成。
23.可选的，定义所述接触孔的深度为h2；其中，所述接触孔通过二次刻蚀形成，所述h2尺寸为71-80纳米。
24.相较于现有的半导体制造技术，本发明的优点在于：第一本发明通过二次刻蚀使得埋入式字线在浅沟槽隔离区的位置形成具有一定深度的接触孔，使得与在有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱相邻埋入式字线之间的附加电场，从而改善栅极感应漏极漏电效应，进一步提高其刷新效能。第二本发明和在栅漏之间引入空隙或者栅漏之间填入高电阻物质的方案相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。第三本发明还具有保持较小埋入式字线的电阻的优势。故本发明可以改善栅极感应漏极漏电效应，进一步提高其刷新效能。
附图说明
25.图1至图8为本发明的一实施方式的半导体结构形成方法依次实施各步骤所得到结构示意图。
26.附图说明：
27.a-a1：第一方向；100：半导体衬底；110：有源区；120：浅沟槽隔离区；
28.101：牺牲层；210：第一凹孔；220：第二凹孔；300：接触孔；h2：深度；
29.230；黏附层；240：金属层。
具体实施方式
30.以下结合附图和具体实施方式对本发明提出的一种半导体结构及其形成方法作进一步详细说明。
31.请参阅图1为本实施方式的半导体结构形成方法的结构示意图，请参阅图2为本实施方式的半导体结构形成方法的平面俯视图。
32.提供半导体衬底100，在所述半导体衬底表面具有多个有源区110及浅沟槽隔离区120，定义为沿第一方向a-a1排列的多个浅沟槽隔离区120以及沿所述沿第一方向a-a1延伸的有源区110。
33.所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底或者是掺杂硅衬底，进一步，可以为n型多晶硅衬底或p型多晶硅衬底。
34.在所述半导体衬底100表面沉积牺牲层101。所述牺牲层101的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。其中，在本实施方式中沉积一层氮化硅层于半导体衬底100表面，覆盖于有源区110及浅沟槽隔离区120。沉积一层氮化硅层是为了后续刻蚀做掩膜层准备。所述掩膜层(未示出)包括：氮化硅层厚度45纳米；碳层厚度150纳米；darc层厚度30纳米(氮氧化硅)。
35.沿着垂直于所述第一方向a-a1，刻蚀所述有源区110及所述浅沟槽隔离区120以形成第一凹孔210、第二凹孔220。在所述第一凹孔210、所述第二凹孔220的表面覆盖黏附层230、金属层240。所述黏附层230的材料为氮化钛；所述金属层240的材料为钨。
36.具体地说，通过沉积工艺在所述第一凹孔210、所述第二凹孔220的表面依次沉积黏附层230、金属层240。在薄膜沉积工艺中，主要的沉积方式有两种：化学气相沉积，将一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并沉积出所需固体薄膜的生长技术。物理气相沉积，利用某种物理过程实现物质的转移，即将原子或分子转移到硅衬底表面，并沉积成薄膜的技术。沉积薄膜的技术还有旋涂法、电镀法等。比如：本实施方式中，黏附层230的具体沉积方式可以是多样的。例如，采用化学气相沉积的方式，在第一凹孔210内，沉积预设厚度分布的黏附层230。进一步的，可以单独运用控制导入气流的流速、控制导入气流的流量、控制沉积时长或控制沉积温度的控制手段，通过提高对气流和温度的控制精度，可以确保所有原子沉积时排列整齐，形成单晶层，最终在第一凹孔210内得到一层厚度均匀的黏附层230。进一步的，填充金属层240覆盖于所述第一凹孔210、所述第二凹孔220。
37.本领域技术人员可以理解，在现有半导体技术领域中，由于结构的设计布局，埋入式字线(wl)会同时穿过有源区(aa)和浅沟槽隔离区(sti)，而浅沟槽隔离区的埋入式字线在工作时会和平行有源区内的埋入式字线发生耦合，使得有源区处的栅极到半导体衬底有额外的强电场，从而受到栅极引发漏极漏电流(gidl)的影响。因此，需要改善栅极感应漏极漏电效应的埋入式栅极制备方法。
38.请参阅图3为本实施方式的半导体结构形成方法的结构示意图，请参阅图4为本实施方式的半导体结构形成方法的平面俯视图。
39.通过化学机械抛光工艺去除所述凹孔表面沉积的金属层240，以形成显露出黏附层230的凹孔。
40.具体地说，在本实施方式中，由于上述步骤中在所述有源区110、所述浅沟槽隔离区120内沉积，最外面是金属层240。需要化学机械抛光工艺去除多余的金属层240，将黏附层230暴露出来，方便后续的刻蚀工艺。
41.请参阅图5为本实施方式的半导体结构形成方法的结构示意图，请参阅图6为本实施方式的半导体结构形成方法的平面俯视图。
42.沿着垂直于所述第一方向a-a1，刻蚀所述浅沟槽隔离区120的第二凹孔220显露出的黏附层230，定义刻蚀所述黏附层230的深度为h0，所述h0尺寸为10-20纳米。同时，所述h0小于所述h2。所述h2为本实施方式最终形成的接触孔300的深度，定义为h2，所述h2尺寸为71-80纳米。
43.具体地说，通过刻蚀工艺，将以h0的深度标准，向下刻蚀所述浅沟槽隔离区120的第二凹孔220显露出的黏附层230。在本实施方式中，可以采用干法刻蚀工艺对所述黏附层
230进行刻蚀。具体的步骤包括：将上述半导体结构送至反应室，并由真空系统将内部压力降低。在真空建立起来后，将反应室内充入反应气体。对于氮化钛材料的刻蚀，反应气体一般使用氟化氮和氧气的混合剂。或者也可以采用其他含氟气体作为刻蚀气体，比如四氟化碳，六氟化硫，三氟化氮，四氯化硅，氯气等。电源通过在反应室中的电极创造了一个射频电场。能量场将混合气体激发成等离子体态。在激发状态，反应氟进行刻蚀，并将其转化为挥发性成分由真空系统排出。在本实施方式中，采用的反应气体的主要成分为氟化氮。通过控制氮离子与氟离子的比例，同时，控制过程的反应时间、温度等因素都会影响到蚀刻速率。
44.在本实施方式中，第一步只选择性刻蚀所述浅沟槽隔离区120的第二凹孔220显露出的黏附层230，是为了后续工艺二次刻蚀将所述有源区110的第一凹孔210显露的黏附层230的深度有所区分。
45.请参阅图7为本实施方式的半导体结构形成方法的结构示意图，请参阅图8为本实施方式的半导体结构形成方法的平面俯视图。
46.沿着垂直于所述第一方向，继续刻蚀所述有源区110和所述浅沟槽隔离区120显露出黏附层和金属层以形成接触孔，定义刻蚀出所述黏附层和所述金属层的深度为h1，所述h1小于所述h2。进一步的，所述h0尺寸为10-20纳米；所述h1尺寸为60-70纳米；所述h2尺寸为71-80纳米；以及所述h2＝所述h1 所述h0。
47.具体地说，在本实施方式中，通过等离子体干法刻蚀将黏附层230和金属240继续向下刻蚀一定的深度。具体地说，干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。本实施方式采用等离子干法刻蚀可以更精密的处理，避免因刻蚀的深度过深，而导致埋入式字线的阻值变大。同时，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现想要的设计形状。
48.进一步的，所述h0尺寸为10-20纳米；所述h1尺寸为60-70纳米；所述h2尺寸为71-80纳米。比如：所述h2的尺寸可以等于所述h1尺寸与所述h0尺寸之和。使得所述浅沟槽隔离区220内的黏附层230高度远远低于所述有源区210内的黏附层230高度。
49.相较于现有的半导体制造技术，本发明通过预刻蚀使得埋入式字线的黏附层在浅沟槽隔离区的位置形成具有一定深度，可以改善相邻有源区内埋入式字线到浅沟槽隔离区内的耦合路径，从附图7标注箭头上可以看出路径变长，使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱埋入式字线在浅沟槽隔离区的位置对相邻埋入式字线的有源区的附加电场，从而改善栅极感应漏极漏电效应。同时，本发明和在栅漏之间引入空隙以及在栅漏之间填入高电阻物质相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。
50.进一步的，由于金属层240高于黏附层230。因此，本发明还具有保持较小埋入式字线的电阻的优势。故本发明可以改善栅极感应漏极漏电效应，进一步提高其刷新效能。
51.本发明的具体实施方式还提供一种半导体结构。
52.请参考图7为本发明一具体实施方式的半导体结构的截面示意图。
53.所述半导体结构包括：半导体衬底100、有源区110、浅沟槽隔离区120、第一凹孔210、第二凹孔220、黏附层230、金属层240、介质层210、接触孔300、牺牲层101。
54.所述半导体衬底表面具有多个有源区110及浅沟槽隔离区120，定义为沿第一方向a-a1排列的多个浅沟槽隔离区120以及沿所述沿第一方向a-a1延伸的有源区110。
55.所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底或者是掺杂硅衬底，进一步，可以为n型多晶硅衬底或p型多晶硅衬底。
56.进一步的，牺牲层101覆盖于所述半导体衬底100表面。所述牺牲层101的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。其中，在本实施方式中沉积一层氮化硅层于半导体衬底100表面，覆盖于有源区110及浅沟槽隔离区120。沉积一层氮化硅层是为了后续刻蚀做掩膜层准备。
57.沿着垂直于所述第一方向a-a1，刻蚀所述有源区110及所述浅沟槽隔离区120以形成第一凹孔210、第二凹孔220。在所述第一凹孔210、所述第二凹孔220的表面覆盖黏附层230、金属层240。所述黏附层230的材料为氮化钛；所述金属层240的材料为钨。
58.所述接触孔300，基于上述半导体结构形成方法形成。进一步的，定义所述接触孔300内黏附层230的深度为h2；其中，所述h2通过二次刻蚀形成，所述h2尺寸为71-80纳米。
59.相较于现有的半导体制造技术，本发明通过预刻蚀使得埋入式字线的黏附层在浅沟槽隔离区的位置形成具有一定深度，可以改善相邻有源区内埋入式字线到浅沟槽隔离区内的耦合路径，从附图7标注箭头上可以看出路径变长，使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱埋入式字线在浅沟槽隔离区的位置对相邻埋入式字线的有源区的附加电场，从而改善栅极感应漏极漏电效应。同时，本发明和在栅漏之间引入空隙以及在栅漏之间填入高电阻物质相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。
60.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。