基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法与流程

基于隐埋altio3终端结构的4h
‑
sic肖特基二极管及制备方法
技术领域
1.本发明属于半导体技术领域，具体涉及一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管及制备方法。


背景技术：

2.sic材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。碳化硅肖特基二极管具有击穿电压高、电流密度大、工作频率高等一系列优点，因此发展前景非常广泛。目前碳化硅肖特基二极管面临的主要问题之一就是提高器件的应用可靠性。
3.为了实现较高的应用可靠性，从器件技术角度，需要对4h
‑
sic肖特基二极管的表面金属边缘区域进行保护，以降低此处的电场集中现象。在常规传统结构的4h
‑
sic功率肖特基二极管制作工艺中，该部分由特别设计的p型4h
‑
sic终端保护区构成，通常为环状结构，该环状结构的横向尺寸、间距影响了电场分布。但是受实际工艺误差，在高温反偏、潮热反偏等可靠性测试中，此处的表面电场集中现象仍比较明显，导致器件的漏电流增大，器件性能退化。


技术实现要素：

4.为了解决现有技术中存在的上述问题，本发明提供了一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
5.本发明提供了一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管，包括：自下而上依次层叠设置的欧姆接触电极、n型sic衬底层、n型sic外延层和肖特基接触电极，其中，
6.所述n型sic外延层内设置有若干隐埋终端保护区，所述隐埋终端保护区为封闭环结构并依次绕设于所述肖特基接触电极的外围，若干所述隐埋终端保护区自上而下呈阶梯状设置，且其与所述n型sic外延层两侧面之间的间距自上而下依次减小。
7.在本发明的一个实施例中，顶层所述隐埋终端保护区的上表面与所述n型sic外延层上表面的间距小于等于0.5μm。
8.在本发明的一个实施例中，若干所述隐埋终端保护区之间的间距，自上而下呈增大趋势。
9.在本发明的一个实施例中，若干所述隐埋终端保护区之间的间距，自上而下以0.1μm的步长递增。
10.在本发明的一个实施例中，所述隐埋终端保护区的材料为altio3或ain。
11.在本发明的一个实施例中，所述n型sic外延层内间隔设置有若干p型离子注入区，若干所述p型离子注入区位于所述肖特基接触电极的下方，且若干所述p型离子注入区的上表面与所述肖特基接触电极接触。
12.在本发明的一个实施例中，所述基于隐埋altio3终端结构的4h
‑
sic肖特基二极管
还包括钝化层，所述钝化层设置所述n型sic外延层上未被所述肖特基接触电极覆盖的区域。
13.在本发明的一个实施例中，所述的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管还包括保护层，所述保护层设置在所述钝化层上。
14.本发明提供了一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备方法，包括：
15.s1：在4h
‑
sic衬底上形成第一4h
‑
sic外延层；
16.s2：利用等离子体干法刻蚀对所述第一4h
‑
sic外延层刻蚀，形成4h
‑
sic沟槽区；
17.s3：利用化学气相淀积技术在所述4h
‑
sic沟槽区内，淀积形成一个隐埋终端保护区；
18.s4：利用化学气相淀积技术在器件表面，淀积形成第二4h
‑
sic外延层；
19.s5：重复所述s2
‑
s4，形成若干隐埋终端保护区；
20.s6：利用离子注入，在4h
‑
sic外延层内形成p型离子注入区；
21.s7：在所述4h
‑
sic外延层表面通过化学气相淀积，形成钝化层；
22.s8：刻蚀部分所述钝化层直到漏出所述4h
‑
sic外延层，在漏出的所述4h
‑
sic外延层上制备肖特基接触电极；
23.s9：在所述4h
‑
sic衬底的底面制备欧姆接触电极；
24.s10：在所述钝化层上制备形成保护层；
25.其中，所述隐埋终端保护区为封闭环结构并依次绕设于所述肖特基接触电极的外围，若干所述隐埋终端保护区自上而下呈阶梯状设置，且其与所述4h
‑
sic外延层两侧面之间的间距自上而下依次减小。
26.在本发明的一个实施例中，顶层所述隐埋终端保护区的上表面与所述4h
‑
sic外延层上表面的间距小于等于0.5μm，若干所述隐埋终端保护区之间的间距，自上而下呈增大趋势。
27.与现有技术相比，本发明的有益效果在于：
28.1.本发明的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管，设置有若干呈阶梯状的隐埋终端保护区，该隐埋终端保护区可以将器件表面的电场集中逐步引入到器件内，一方面避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力；另一方面由于电场分布被引入器件内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
29.2.本发明的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管，采用altio3材料制备隐埋终端保护区，由于altio3材料属于宽禁带材料，具有较高的临界击穿场强，可以优化器件内的电场分布，而且altio3材料与sic材料的匹配度较好，制备隐埋终端保护区的过程中界面缺陷较少。
30.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
31.图1是本发明实施例提供的一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的结构示意图；
32.图2是本发明实施例提供的一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备方法流程图。
33.图标：1
‑
欧姆接触电极；2
‑
n型sic衬底层；3
‑
n型sic外延层；4
‑
肖特基接触电极；5
‑
隐埋终端保护区；6
‑
p型离子注入区；7
‑
钝化层；8
‑
保护层。
具体实施方式
34.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管及制备方法进行详细说明。
35.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
36.实施例一
37.请参见图1，图1是本发明实施例提供的一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的结构示意图，如图所示，本实施例的于隐埋altio3终端结构的4h
‑
sic肖特基二极管，包括：自下而上依次层叠设置的欧姆接触电极1、n型sic衬底层2、n型sic外延层3和肖特基接触电极4。
38.在本实施例中，欧姆接触电极1包括自下而上依次层叠设置的ag金属层和ni金属层，n型sic衬底层2和n型sic外延层3均为n型4h
‑
sic材料，肖特基接触电极4包括自下而上依次层叠设置的ti金属层和al金属层。
39.进一步地，n型sic外延层3内设置有若干隐埋终端保护区5，隐埋终端保护区5为封闭环结构并依次绕设于肖特基接触电极4的外围，若干隐埋终端保护区5自上而下呈阶梯状设置，且其与n型sic外延层3两侧面之间的间距自上而下依次减小。
40.在本实施例中，设置有若干呈阶梯状的隐埋终端保护区5，该隐埋终端保护区5可以将器件表面的电场集中逐步引入到器件内，避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力。
41.在本实施例中，顶层隐埋终端保护区5的上表面与n型sic外延层3上表面的间距小于等于0.5μm，用于实现把器件表面的电场集中从表面引入器件内部的预期效果。
42.进一步地，若干隐埋终端保护区5之间的间距，自上而下呈增大趋势，可以进一步平衡器件内部电场分布。
43.可选地，若干隐埋终端保护区5之间的间距，自上而下以0.1μm的步长递增。
44.可选地，隐埋终端保护区5的材料为altio3或ain。
45.优选地，采用altio3材料制备隐埋终端保护区，由于altio3材料属于宽禁带材料，具有较高的临界击穿场强，可以优化器件内的电场分布，而且altio3材料与sic材料的匹配度较好，制备隐埋终端保护区的过程中界面缺陷较少。
46.需要说明的是，可选地，相邻隐埋终端保护区5在水平方向的间距，自器件中心向外器件两侧呈增大趋势，在其他实施例中，相邻隐埋终端保护区5之间在水平方向的间距均相等。
47.进一步地，n型sic外延层3内间隔设置有若干p型离子注入区6，若干p型离子注入区6位于肖特基接触电极4的下方，且若干p型离子注入区6的上表面与肖特基接触电极4接触。
48.进一步地，本实施例的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管，还包括钝化层7和保护层8，钝化层7设置n型sic外延层3上未被肖特基接触电极4覆盖的区域。保护层8设置在钝化层7上。
49.在本实施例中，可选地，钝化层7为sio2材料，保护层8为聚酰亚胺保护层。
50.实施例二
51.本实施例提供了一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备方法，适用于制备实施例一中的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管，请参见图2，图2是本发明实施例提供的一种基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备方法流程图，如图所示，该方法包括：
52.s1：在4h
‑
sic衬底上形成第一4h
‑
sic外延层；
53.s2：利用等离子体干法刻蚀对第一4h
‑
sic外延层刻蚀，形成4h
‑
sic沟槽区；
54.s3：利用化学气相淀积技术在4h
‑
sic沟槽区内，淀积形成一个隐埋终端保护区；
55.s4：利用化学气相淀积技术在器件表面，淀积形成第二4h
‑
sic外延层；
56.s5：重复s2
‑
s4，形成若干隐埋终端保护区；
57.s6：利用离子注入，在4h
‑
sic外延层内形成p型离子注入区；
58.s7：在4h
‑
sic外延层表面通过化学气相淀积，形成钝化层；
59.s8：刻蚀部分钝化层直到漏出4h
‑
sic外延层，在漏出的4h
‑
sic外延层上制备肖特基接触电极；
60.s9：在4h
‑
sic衬底的底面制备欧姆接触电极；
61.s10：在钝化层上制备形成保护层；
62.在本实施例中，隐埋终端保护区为封闭环结构并依次绕设于肖特基接触电极的外围，若干隐埋终端保护区自上而下呈阶梯状设置，且其与4h
‑
sic外延层两侧面之间的间距自上而下依次减小。顶层隐埋终端保护区的上表面与4h
‑
sic外延层上表面的间距小于等于0.5μm，若干隐埋终端保护区之间的间距，自上而下呈增大趋势。
63.在本实施例中，通过制备呈阶梯状的隐埋终端保护区，器件表面的电场集中逐步引入到器件内，由于将电场分布被引入器件内，在器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
64.进一步地，以制备四个隐埋终端保护区为例，对本实施例的基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备方法进行具体说明。具体包括以下步骤：
65.步骤1：选取n型4h
‑
sic衬底，在n型4h
‑
sic衬底上制备第一n型4h
‑
sic外延层；
66.步骤2：利用等离子体干法刻蚀对第一n型4h
‑
sic外延层的正面周边区域刻蚀，形成封闭环结构的第一4h
‑
sic沟槽区；
67.步骤3：利用化学气相淀积技术在第一4h
‑
sic沟槽区内淀积altio3，形成第一
altio3隐埋终端保护区，然后对器件表面进行机械抛光；
68.步骤4：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第二n型4h
‑
sic外延层；
69.步骤5：利用等离子体干法刻蚀对第二n型4h
‑
sic外延层的正面周边区域刻蚀，形成封闭环结构的第二4h
‑
sic沟槽区；
70.其中，第二4h
‑
sic沟槽区的尺寸小于第一4h
‑
sic沟槽区的尺寸。
71.步骤6：利用化学气相淀积技术在第二4h
‑
sic沟槽区内淀积altio3，形成第二altio3隐埋终端保护区，然后对器件表面进行机械抛光；
72.步骤7：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第三n型4h
‑
sic外延层；
73.步骤8：利用等离子体干法刻蚀对第三n型4h
‑
sic外延层的正面周边区域刻蚀，形成封闭环结构的第三4h
‑
sic沟槽区；
74.其中，第三4h
‑
sic沟槽区的尺寸小于第二4h
‑
sic沟槽区的尺寸；
75.步骤9：利用化学气相淀积技术在第三4h
‑
sic沟槽区内淀积altio3，形成第三altio3隐埋终端保护区，然后对器件表面进行机械抛光；
76.其中，第三altio3隐埋终端保护区与第二altio3隐埋终端保护区之间的距离，小于第二altio3隐埋终端保护区与第一altio3隐埋终端保护区之间的距离。
77.步骤10：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第四n型4h
‑
sic外延层；
78.步骤11：利用等离子体干法刻蚀对第四n型4h
‑
sic外延层的正面周边区域刻蚀，形成封闭环结构的第四4h
‑
sic沟槽区；
79.其中，第四4h
‑
sic沟槽区的尺寸小于第三4h
‑
sic沟槽区的尺寸。
80.步骤12：利用化学气相淀积技术在第四4h
‑
sic沟槽区内淀积altio3，形成第四altio3隐埋终端保护区，然后对器件表面进行机械抛光；
81.其中，第四altio3隐埋终端保护区与第三altio3隐埋终端保护区之间的距离，小于第三altio3隐埋终端保护区与第二altio3隐埋终端保护区之间的距离。
82.步骤13：利用化学气相淀积技术在机械抛光后的器件表面，淀积形成第五n型4h
‑
sic外延层；
83.其中，第五n型4h
‑
sic外延层的厚度为0.5μm。
84.步骤14：在器件的正面中间区域，通过注入al离子形成若干间隔的p型4h
‑
sic注入区；
85.步骤15：利用化学气相淀积在器件表面形成sio2钝化层，刻蚀部分sio2钝化层直到漏出器件中间区域的4h
‑
sic外延层；
86.步骤16：利用磁控溅射在器件背面形成ni欧姆接触金属层，然后对整个器件进行快速热退火，其中退火温度为1000℃，退火时间为3min；
87.步骤17：利用磁控溅射在器件中间区域的4h
‑
sic外延层上形成ti肖特基接触金属层，然后对整个器件进行快速热退火，其中退火温度为450℃，退火时间为3min；
88.步骤18：利用电子束蒸发在ni欧姆接触金属层表面形成ag接触层，在ti肖特基接触金属层表面形成al接触层；
89.步骤19：在sio2钝化层表面旋涂形成聚酰亚胺保护层，以完成基于隐埋altio3终端结构的4h
‑
sic肖特基二极管的制备。
90.应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
91.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。