用于半导体设备中的功率节省的方法和装置与流程

1.本技术描述了总体上涉及半导体设备的示例。


背景技术：

2.诸如半导体存储设备、半导体计算设备等的半导体设备可能具有显著的功耗。出于多种原因，通常希望降低半导体设备的功耗。
3.在存储设备领域，半导体存储设备可以分类为易失性存储设备和非易失性存储设备。当电源关闭时，易失性存储设备可能丢失数据。即使电源断开，非易失性存储设备也可以保留存储的数据。为了实现更高的数据存储密度，半导体制造商开发了垂直设备技术，例如三维(3d)nand闪存技术等。3d nand闪存设备是一种非易失性存储设备。


技术实现要素：

4.本公开的各方面提供了一种半导体设备，其包括时钟门控电路和控制电路。时钟门控电路基于时钟信号输出门控时钟信号。响应于时钟启用信号具有启用值而在门控时钟信号中输出时钟信号的转变，并且响应于时钟启用信号具有禁用值而禁止在门控时钟信号中输出时钟信号的转变。控制电路包括基于时钟信号操作的第一部分。第一部分响应于禁用控制而将时钟启用信号设置为禁用值，并且响应于唤醒控制而将时钟启用信号设置为启用值。控制电路包括基于门控时钟信号操作的第二部分。第二部分在操作期间向第一部分提供禁用控制。
5.本公开的各方面还提供了一种半导体存储设备。该半导体存储设备包括具有存储单元块的存储单元阵列和与该存储单元阵列耦合的外围电路。外围电路包括微控制器单元(mcu)。mcu包括时钟门控电路、轮询模块和处理核。时钟门控电路基于时钟信号输出门控时钟信号。响应于时钟启用信号具有启用值而在门控时钟信号中输出时钟信号的转变，并且响应于时钟启用信号具有禁用值而禁止在门控时钟信号中输出时钟信号的转变。轮询模块基于时钟信号操作，并且响应于禁用控制而将时钟启用信号设置为禁用值，并且响应于唤醒控制而将时钟启用信号设置为启用值。处理核基于门控时钟信号操作。处理核在操作期间向轮询模块提供禁用控制。
6.本公开的各方面还提供了一种用于微控制器单元(mcu)中的功率节省的方法。该方法包括：由mcu的第一部分接收来自mcu的第二部分的禁用控制；以及由mcu的第一部分响应于禁用控制而禁用提供给mcu的第二部分的门控时钟信号中的信号转变。此外，该方法包括：由mcu的第一部分响应于唤醒控制而启用门控时钟信号中的信号转变。
附图说明
7.当结合附图阅读时，可以从以下具体实施方式中最好地理解本公开的各方面。要注意，根据行业中的标准实践，各种特征并未按比例绘制。事实上，为了讨论的清楚，可以增大或减小各种特征的尺寸。
8.图1示出了根据本公开的一些示例的半导体设备的框图。
9.图2示出了根据本公开的一些示例的半导体存储设备的框图。
10.图3示出了根据本公开的一些示例的半导体存储设备的截面图和存储单元串的示意性符号。
11.图4示出了根据本公开的一些示例的唤醒源优先级表。
12.图5示出了用于示出根据本公开的一些示例的控制电路中的信号的曲线图。
13.图6示出了根据本公开的一些示例的从第一固件控制流到第二固件控制流的变化。
14.图7示出了概述根据本公开的一些示例的过程的流程图。
15.图8示出了根据本公开的一些示例的存储器系统设备的框图。
具体实施方式
16.以下公开提供了用于实施所提供主题的不同特征的许多不同示例、或示例。下面描述部件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不是限制性的。例如，在以下描述中在第二特征之上或上形成第一特征可以包括其中第一和第二特征直接接触形成的示例，并且还可以包括其中附加特征可以形成在第一和第二特征之间、使得第一和第二特征可以不直接接触的示例。此外，本公开可以在各种示例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，其本身并不规定所讨论的各种示例和/或配置之间的关系。
17.此外，为了便于描述，本文中可以使用空间相对术语，例如“下面”、“下方”、“下部”、“上方”、“上部”等来描述一个元件或特征相对于另一元件或特征的如图中所示的关系。除了图中描绘的取向之外，空间相对术语旨在涵盖使用或操作中的设备的不同取向。设备可以以其他方式定向(旋转90度或以其他取向)并且本文使用的空间相对描述词可以相应地以类似方式解释。
18.本公开的各方面提供了一种在控制电路中具有轮询模块以用于功率节省的半导体设备。控制电路可以基于时钟信号和门控时钟信号进行操作。门控时钟信号由时钟门控电路基于时钟信号来提供。响应于时钟启用信号具有启用值而在门控时钟信号中输出时钟信号的转变，并且响应于时钟启用信号具有禁用值而禁止在门控时钟信号中输出时钟信号中的转变。控制电路包括被称为轮询模块的第一部分，并且轮询模块基于时钟信号进行操作。控制电路还包括基于门控时钟信号操作的第二部分。在一些示例中，第二部分可以具有比第一部分更大数量的晶体管。在示例中，第二部分是使用响应于门控时钟信号中的转变而操作的时序电路来实施的。轮询模块响应于来自第二部分的禁用控制将时钟启用信号设置为禁用值，并且响应于来自例如控制电路的外部源的唤醒控制将时钟启用信号设置为启用值。控制电路的第二部分基于门控时钟信号进行操作。因此，当时钟启用信号具有禁用值时，门控时钟信号没有信号转变(例如，具有对应于“0”的恒定低电压，具有对应于“1”的恒定高电压，等等)，控制电路的第二部分中的晶体管不切换，降低了动态功耗并且能够实现功率节省。
19.图1示出了根据本公开的一些示例的半导体设备100的框图。半导体设备100包括控制电路130，其具有用于功率节省的轮询模块。在图1示例中，控制电路130包括基于规则
时钟信号ck进行操作的第一部分131和基于门控时钟信号ck
‑
g进行操作的第二部分132。第一部分131也被称为轮询模块(pm)131。
20.规则时钟信号ck可以由时钟源101提供。在示例中，当半导体设备100上电时，规则时钟信号ck在高电压和低电压之间连续振荡。在示例中，时钟源101包括时钟生成电路，其在半导体设备100上电时生成规则时钟信号ck。在另一示例中，时钟源101从半导体设备100的外部源接收系统时钟(未示出)，并基于系统时钟提供规则时钟信号ck。
21.在一些示例中，半导体设备100包括时钟门控电路135，其被配置为基于规则时钟信号ck和时钟启用信号en生成门控时钟信号ck
‑
g。基于时钟启用信号en来启用/禁用规则时钟信号ck中的转变(例如，在高电压和低电压之间的电压转变)以在门控时钟信号ck
‑
g中输出。例如，当时钟启用信号en具有诸如图1示例中的“1”(例如，高电压电平)的第一值(也称为启用值)时，时钟门控电路135响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g中输出转变(电压转变)；当时钟启用信号en具有诸如图1示例中的“0”(例如，地电压电平)的第二值(也称为禁用值)时，时钟门控电路135输出恒定电压电平(例如地电压电平)作为门控时钟信号ck
‑
g，而不管规则时钟信号ck中的转变。
22.根据本公开的一方面，时钟启用信号en由轮询模块131提供。轮询模块131基于规则时钟信号ck进行操作，并且可以包括任何合适的组合电路和时序电路(例如，锁存器、触发器等)。在一些示例中，轮询模块131接收来自第二部分132和/或控制电路130的外部源的控制信号。例如，轮询模块131接收来自第二部分132的禁用控制和来自控制电路130的一个或多个外部源的唤醒控制。禁用控制可以引起轮询模块131将时钟启用信号en设置为禁用值，而唤醒控制可以引起轮询模块131将时钟启用信号en设置为启用值。
23.在一些示例中，第二部分132包括时序电路中的大量晶体管，其响应于门控时钟信号ck
‑
g中的转变而操作。当门控时钟信号ck
‑
g具有恒定电压电平(转变被门控)时，时序电路中的晶体管不会切换。
24.在操作期间，在示例中，轮询模块131最初输出具有启用值的时钟启用信号en。当时钟启用信号en具有启用值时，时钟门控电路135响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g中输出转变。门控时钟信号ck
‑
g被提供给第二部分132，并且第二部分132中的晶体管可以响应于门控时钟信号ck
‑
g而切换。
25.响应于某些条件(例如，空闲模式、睡眠模式)，第二部分132提供禁用控制以引起轮询模块131输出具有禁用值的时钟启用信号en。当时钟启用信号en具有禁用值时，时钟门控电路135输出具有恒定电压电平的门控时钟信号ck
‑
g。然后，第二部分132中的晶体管不进行切换，从而可以降低动态功耗，并且能够实现功率节省。
26.注意，轮询模块131基于规则时钟信号ck进行操作，并且可以在第二部分132停止操作时继续操作。当外部源提供唤醒控制时，轮询模块131可以输出具有启用值的时钟启用信号en，然后时钟门控电路135响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g中输出转变。然后，第二部分132中的时序电路可以继续操作。
27.注意，半导体设备100可以是任何合适的设备。在一些示例中，半导体设备100是参考图2和图3详细描述的半导体存储设备。
28.图2示出了根据本公开的一些示例的半导体存储设备200的框图。半导体存储设备200包括耦合在一起的存储单元阵列202和外围电路201。在一些示例中，存储单元阵列202
和外围电路201设置在同一管芯(芯片)上。在其他示例中，存储单元阵列202设置在阵列管芯上，而外围电路201设置在不同管芯上，例如使用互补金属氧化物半导体(cmos)技术实施并且被称为cmos管芯的管芯。阵列管芯和cmos管芯被适当地键合并且电耦合在一起。将参考图3描述键合的阵列管芯和cmos管芯的示例。
29.在一些示例中，cmos管芯可以与多个阵列管芯耦合。在示例中，半导体存储设备200是包封一个或多个阵列管芯和一个或多个cmos管芯的集成电路(ic)封装件。
30.半导体存储设备200被配置为将数据存储在存储单元阵列202中，并且响应于接收到的命令(cmd)而执行操作。在一些示例中，半导体存储设备200可以接收写入命令(在一些示例中也称为编程命令)、读取命令、擦除命令等，并相应地操作。在示例中，半导体存储设备200接收具有地址(addr)和数据(data)的写入命令，然后半导体存储设备200在该地址处将数据存储在存储单元阵列202中。在另一示例中，半导体存储设备200接收具有地址的读取命令，然后半导体存储设备200存取存储单元阵列202，并输出存储在存储单元阵列202的该地址处的数据。在另一示例中，半导体存储设备200接收到具有地址的擦除命令，然后半导体存储设备200将该地址处的一个或多个存储单元块重置为未编程状态(也称为擦除状态)，例如在nand闪存技术中，1位中的“1”、2位中的“11”、3位中的“111”等。
31.通常，存储单元阵列202可以包括一个或多个存储平面260，并且每个存储平面260可以包括多个存储块，例如如图2所示的块1到块n(n是正整数)。在一些示例中，并发操作可以在不同的存储平面260处发生。在一些示例中，存储块块1到块n中的每个是执行擦除操作的最小单元。每个存储块包括多个页。在一些示例中，页是可以被编程的最小单位。在示例中，一页的存储单元可以共享一条字线。
32.在一些示例中，存储单元阵列202是闪存阵列，并且使用3d nand闪存技术来实施。存储块块1至块n中的每一个包括垂直设置的多个存储单元串(例如，垂直于管芯的主表面)。每个存储单元串包括多个串联连接的晶体管。将参考图3描述存储单元串的细节。
33.在一些示例中，外围电路201包括耦合在一起的接口电路210和控制器220。
34.接口电路210包括合适的电路以用于与存储单元阵列202接口连接或与半导体存储设备200的外部部件(例如主机设备)接口连接。在一些示例中，接口电路210包括与主机设备接口连接并且被称为主机接口的第一部分，以及与存储单元阵列202接口连接并且被称为阵列接口的第二部分。在图2示例中，接口电路210包括如图2所示耦合在一起的命令解码电路214、地址解码电路215、页缓冲电路212、数据输入/输出(i/o)电路211和电压生成器213。
35.在一些示例中，地址解码电路215可以从耦合到外部电路(例如，主机设备)的i/o引脚接收地址(addr)并且执行地址的解码。在一些示例中，地址解码电路215可以与控制器220一起操作以执行地址的解码。在一些示例中，从主机设备接收的地址是文件系统逻辑块地址。在一些示例中，地址解码电路215和控制器220可以执行闪存转换层(ftl)的功能以将文件系统使用的块地址转换为存储单元阵列202中的物理单元的地址。在示例中，从文件系统使用的块地址到存储单元阵列202中的物理单元的转换可以用于排除坏存储单元。在一些示例中，物理单元的地址采用行地址(r
‑
addr)和列地址(c
‑
addr)的形式。响应于行地址，地址解码电路215可以生成字线(wl)信号和选择信号，例如顶部选择栅(tsg)信号、底部选择栅(bsg)信号等，并且可以向存储单元阵列202提供wl信号和选择信号。在一些示例中，在
写入操作期间，地址解码电路215向存储单元阵列202提供wl信号和选择信号以选择要编程的页。在读取操作期间，地址解码电路215可以提供wl信号和选择信号以选择用于缓冲的页。在擦除操作期间，地址解码电路215可以提供合适的wl信号和选择信号。
36.页缓冲电路212耦合到存储单元阵列202的位线(bl)并且被配置为在读取和写入操作期间缓冲数据，例如一页或多页数据。在示例中，在写入操作期间，页缓冲电路212可以缓冲要编程的数据并将数据驱动到存储单元阵列202的位线以将数据写入存储单元阵列202中。在另一示例中，在读取操作期间，页缓冲电路212可以感测存储单元阵列202的位线上的数据，并缓冲所感测的数据以用于输出。
37.在图2的示例中，数据i/o电路211经由数据线(dl)耦合到页缓冲电路212。在示例中(例如，在写入操作期间)，数据i/o电路211被配置为从半导体存储设备200的外部电路(例如，主机设备)接收数据，并经由页缓冲电路212将接收到的数据提供给存储单元阵列202。在另一示例中(例如，在读取操作期间)，数据i/o电路211被配置为基于列地址(c
‑
addr)将来自存储单元阵列202的数据输出到外部电路(例如，主机设备)。
38.电压生成器213被配置为生成用于半导体存储设备200的适当操作的合适电平的电压。例如，在读取操作期间，电压生成器213可以生成用于源极电压、体电压、各种wl电压、选择电压等的合适电平的电压以用于读取操作。在一些示例中，在读取操作期间，将源极电压作为阵列公共源极(acs)电压提供给存储单元阵列202的源极端子；在读取操作期间，将体电压提供给例如作为存储单元串的体部分的p型阱(pw)。将wl电压和选择电压提供给地址解码电路215，因此地址解码电路215可以在读取操作期间以合适的电压电平输出wl信号和选择信号(例如tsg信号和bsg信号)。
39.在另一示例中，在擦除操作期间，电压生成器213可以为生成用于适合于擦除操作的源极电压、体电压、各种wl电压、选择电压、bl电压等的合适电平的电压。在一些示例中，在擦除操作期间将源极电压作为acs电压提供给存储单元阵列202的源极端子；在擦除操作期间，将pw电压提供给作为存储单元串的主体部分的p型阱。将wl电压和选择电压提供给地址解码电路215，因此地址解码电路215可以在擦除操作期间以合适的电压电平输出wl信号以及bsg和tsg信号。将bl电压提供给页缓冲电路212，因此页缓冲电路212可以在擦除操作期间以适当的电压电平驱动位线(bl)。注意，在一些示例中，bl电压可以被施加到位线而不通过页缓冲电路212。
40.在另一示例中，在写入操作期间，电压生成器213可以生成用于适合于写入操作的源极电压、体电压、各种wl电压、选择电压、bl电压、验证电压、参考电压等的合适电平的电压。在一些示例中，在写入操作期间将源极电压作为acs电压提供给存储单元阵列202的源极端子；在写入操作期间，将pw电压提供给作为存储单元串的主体部分的p型阱。将wl电压、选择电压和验证电压提供给地址解码电路215，因此地址解码电路215可以在写入操作期间以合适的电压电平输出wl信号以及bsg和tsg信号。将bl电压和参考电压提供给页缓冲电路212，因此页缓冲电路212可以在写入操作期间以适当的电压电平驱动位线(bl)，并且可以在写入操作期间感测验证步骤中的编程状态。
41.在一些示例中，命令解码电路214被配置为在命令周期中经由i/o引脚从例如主机设备接收命令(cmd)。在一些示例中，i/o引脚可以传输其他信息，例如地址周期中的地址、数据周期中的数据。在一些示例中，接收到的命令是根据某些高级协议(例如usb协议)的命
令。
42.在一些示例中，命令解码电路214和控制器220可以一起操作以对接收到的命令进行解码。在一个示例中，命令解码电路214对接收到的命令执行初始解码，并将由命令解码电路214解码的命令提供给控制器220以供进一步处理。控制器220可以进一步执行解码，然后基于命令来生成用于控制诸如页缓冲电路212、数据i/o电路211、电压生成器213等的其他电路的控制参数。
43.在一些示例中，控制器220可以基于命令来控制电压生成器213生成合适电平的电压。控制器220可以协调其他电路，以在合适的时间和合适的电压电平向存储单元阵列202提供信号。
44.在图2的示例中，控制器220以与图1中的控制电路130类似的方式用轮询模块来实施以用于功率节省。在图2的示例中，控制器220包括可以在操作期间协作的多个处理核。在一些示例中，虽然多个处理核可以同时操作，但在一些场景中，一些处理核在进一步的处理操作之前可能需要等待来自其他处理核的反馈信号或来自主机设备的新命令。根据本公开的一些方面，在处理核检测到空闲状态(例如，等待来自其他处理核的反馈信号或来自主机设备的新命令)的这种场景中，处理核可以向与处理核耦合的轮询模块提供禁用控制，并且轮询模块可以提供具有禁用值的时钟启用信号，以使时钟门控电路输出具有恒定电压的门控时钟信号。门控时钟信号被提供给处理核，并且由于门控时钟信号的恒定电压，处理核可以停止信号切换。
45.在一些示例中，控制器220包括多个微控制器单元(mcu)，例如mcu
‑
1230、mcu
‑
p 250(p是正整数)等所示。每个mcu包括轮询模块(pm)、一个或多个处理核(pc)、时钟门控电路(cgc)和一些存储器，如只读存储器(rom)、随机存取存储器(ram)等。轮询模块也被称为mcu的第一部分并且一个或多个处理核可以被称为mcu的第二部分。例如，mcu
‑
1230包括pc
‑
1 232、pm
‑
1 231、cgc
‑
1 235、rom
‑
1 237和ram
‑
1 238；并且mcu
‑
p 250包括pc
‑
p 252、pm
‑
p 251、cgc
‑
p 255、rom
‑
p 257和ram
‑
p258。注意，控制器220可以包括其他mcu(未显示)，其配置与mcu
‑
1 230和mcu
‑
p 250类似。
46.在以下描述中，作为示例详细描述了mcu
‑
1 230。该描述可以适当地应用于其他mcu，例如mcu
‑
p 250等。
47.在图2示例中，pm
‑
1 231基于规则时钟信号ck进行操作，而pc
‑
1 232基于门控时钟信号ck
‑
g
‑
1进行操作。规则时钟信号ck可以由时钟源(未示出)提供。在示例中，当半导体存储设备200上电时，规则时钟信号ck在高电压和低电压之间连续振荡。在示例中，时钟源包括时钟生成电路，其在半导体存储设备200上电时生成规则时钟信号ck。在另一示例中，时钟源经由半导体存储设备200的i/o引脚(未示出)从半导体存储设备200的外部源接收系统时钟，并基于系统时钟生成规则时钟信号ck。
48.在一些示例中，cgc
‑
1 235可以基于规则时钟信号ck和时钟启用信号en
‑
1生成门控时钟信号ck
‑
g
‑
1。基于时钟启用信号en
‑
1来启用/禁用规则时钟信号ck中的转变(例如，高电压和低电压之间的电压转变)以在门控时钟信号ck
‑
g
‑
1中输出。例如，当时钟启用信号en
‑
1具有诸如“1”(例如，高电压电平)的第一值(也称为启用值)时，cgc
‑
1 235响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g
‑
1中输出转变(电压转变)；当时钟启用信号en
‑
1具有诸如“0”(例如地电压电平)的第二值(也称为禁用值)时，cgc
‑
1 235输出诸如地电
压电平的恒定电压电平作为门控时钟信号ck
‑
g
‑
1，而不管规则时钟信号ck中的转变。
49.根据本公开的一方面，时钟启用信号en
‑
1由pm
‑
1 231提供。pm
‑
1 231基于规则时钟信号ck进行操作，并且可以包括任何合适的组合电路和时序电路(例如，锁存器、触发器等)。在一些示例中，pm
‑
1 231接收来自pc
‑
1232的禁用控制dc
‑
1和来自mcu
‑
1 230的外部源的唤醒控制wc
‑
1。禁用控制dc
‑
1可以引起pm
‑
1 231将时钟启用信号en
‑
1设置为禁用值，并且唤醒控制wc
‑
1可以引起pm
‑
1 231将时钟启用信号en
‑
1设置为启用值。
50.通常，pc
‑
1 232使用时序电路来实施，例如使用流水线架构来实施。pc
‑
1 232中的晶体管，例如触发器中的晶体管等，可以响应于ck
‑
g
‑
1中的转变(例如ck
‑
g
‑
1的上升沿、ck
‑
g
‑
1的下降沿)而切换。当ck
‑
g
‑
1被门控(例如，转变被禁用)时，ck
‑
g
‑
1具有恒定电压电平，例如地电压电平，并且pc
‑
1 232中的晶体管可以停止切换。因此，可以降低动态功耗，并且可以实现功率节省。
51.在一些示例中，pc
‑
1 232适当地与rom
‑
1 237和ram
‑
1 238耦合并且可以在操作期间存取rom
‑
1 237和ram
‑
1 238。例如，rom
‑
1 237存储固件指令，并且pc
‑
1 232可以存取rom
‑
1 237以读取固件指令并执行固件指令。此外，在一些示例中，pc
‑
1 232可以存取ram
‑
1 238以存储数据并在操作期间读取存储的数据。
52.根据本公开的一方面，pc
‑
1 232可以执行固件以生成禁用控制dc
‑
1。在一些示例中，最初pm
‑
1 231输出具有启用值的时钟启用信号en
‑
1。当时钟启用信号en
‑
1具有启用值时，cgc
‑
1 235响应于规则时钟信号ck中的转变而输出门控时钟信号ck
‑
g
‑
1中的转变。门控时钟信号ck
‑
g
‑
1被提供给pc
‑
1 232，并且pc
‑
1 232中的晶体管可以响应于门控时钟信号ck
‑
g
‑
1而切换。例如，响应于门控时钟信号ck
‑
g
‑
1，pc
‑
1 232可以执行在寄存器(未示出)中设置值的固件指令。为了便于描述，该寄存器被称为mcu禁用寄存器，并且是mcu
‑
1 230的内部寄存器。在一些示例中，mcu禁用寄存器在pm
‑
1 231中。在示例中，pc
‑
1 232可以执行固件指令以将mcu禁用寄存器设置为“1”。此外，响应于mcu禁用寄存器中从“0”到“1”的切换，pm
‑
1 231可以输出具有禁用值的en
‑
1。
53.当时钟启用信号en
‑
1具有禁用值时，cgc
‑
1 235输出具有恒定电压电平(例如地电压电平)的门控时钟信号ck
‑
g
‑
1。然后，pc
‑
1 232中的晶体管(例如触发器中的晶体管)不切换，从而可以降低动态功耗，并且可以实现功率节省。
54.注意，pm
‑
1 231基于规则时钟信号ck进行操作，并且当pc
‑
1 232停止操作时，pm
‑
1 231可以继续操作。当诸如mcu
‑
p 250、主机设备等外部源在唤醒控制wc
‑
1中提供信号(例如来自唤醒源的从“0”切换到“1”的信号)时，mcu禁用寄存器可以被清零并且可以具有值“0”。响应于mcu禁用寄存器具有值“0”，pm
‑
1 231输出具有启用值的时钟启用信号en
‑
1。因此，cgc
‑
1 235响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g
‑
1中输出转变。响应于门控时钟信号ck
‑
g
‑
1中的转变，pc
‑
1 232可以唤醒并继续操作。
55.注意，唤醒控制wc
‑
1可以包括来自多个唤醒源的信号。在一些示例中，多个唤醒源可以根据优先级顺序适当地排序，并且pm
‑
1 231可以生成唤醒状态wu
‑
1以指示哪个唤醒源触发当前唤醒。在一些示例中，唤醒状态wu
‑
1可以用于定位固件的部分以恢复固件执行。在一些相关示例中，如果没有唤醒状态，处理核在每次唤醒后需要时间来确定在哪里继续操作，并且可能会牺牲性能。
56.根据本公开的一方面，使用基于固件的时钟门控来控制mcu中的时钟门控操作。固
件模块可以更新以包括基于固件的时钟门控，并且固件模块可以适当地重复使用。因此，基于固件的时钟门控提供了实施的灵活性。
57.根据本公开的另一方面，关闭处理核可以节省大部分动态功耗。此外，唤醒状态可以用于恢复mcu操作并保持mcu操作的连续性，而不会牺牲性能。将参考图4和图5进一步讨论唤醒状态。
58.图3示出了根据本公开的一些示例的半导体存储设备300的截面图。在一些示例中，半导体存储设备300可以是半导体存储设备200。根据本公开的一些示例，半导体存储设备300包括键合在一起的阵列管芯302和cmos管芯301。
59.注意，在一些示例中，半导体存储设备可以包括多个阵列管芯和cmos管芯。多个阵列管芯和cmos管芯可以堆叠并键合在一起。cmos管芯分别耦合到多个阵列管芯，并且可以驱动相应阵列管芯以与半导体存储设备300类似的方式操作。
60.阵列管芯302包括衬底303和形成在衬底303上的存储单元。cmos管芯301包括衬底304和形成在衬底304上的外围电路。为了简单起见，衬底303的主表面被称为xy平面，并且垂直于主表面的方向被称为z方向。
61.衬底303和衬底304可以分别是任何合适的衬底，例如硅(si)衬底、锗(ge)衬底、硅锗(sige)衬底和/或绝缘体上硅(soi)衬底。衬底303和衬底304可以分别包括半导体材料，例如iv族半导体、iii
‑
v族化合物半导体或ii
‑
vi族氧化物半导体。iv族半导体可以包括si、ge或sige。衬底303和衬底304可以分别是体晶片或外延层。
62.半导体存储设备300包括存储单元阵列(例如，存储单元阵列202)和外围电路(例如，地址解码电路215、页缓冲电路212、数据i/o电路211、电压生成器213、控制器220等)。在图3示例中，存储单元阵列形成在阵列管芯302的衬底303上，并且外围电路形成在cmos管芯301的衬底304上。阵列管芯302和cmos管芯301面对面设置(其上设置有电路的表面被称为正面，并且相对的表面被称为背面)，并键合在一起。
63.在一些示例中，可以在基板303中分别为块形成阱作为块的主体部分。在图3示例中，p型阱305形成在衬底303中，并且可以在p型阱305中形成三维(3d)nand存储单元串的块。p型阱305可以形成主体3d nand存储单元串的主体部分(例如，与pw端子连接)，并且被称为pw的电压可以经由pw端子施加到p型阱305。在一些示例中，存储单元阵列在核心区306中形成为垂直存储单元串的阵列。除了核心区306和外围区之外，阵列管芯302包括阶梯区307(在一些示例中也称为连接区)以便于连接到例如垂直存储单元串中的存储单元的栅极、选择晶体管的栅极等。垂直存储单元串中的存储单元的栅极对应于nand存储架构的字线。
64.在图3示例中，垂直存储单元串380被示为形成在核心区306中的垂直存储单元串的阵列的表示。图3还示出了对应于垂直存储单元串380的垂直存储单元串380'的示意性符号版本。垂直存储单元串380形成在层堆叠体390中。层堆叠体390包括交替堆叠的栅极层395和绝缘层394。栅极层395和绝缘层394被配置为形成垂直堆叠的晶体管。在一些示例中，晶体管堆叠体包括存储单元和选择晶体管，例如一个或多个底部选择晶体管、一个或多个顶部选择晶体管等。在一些示例中，晶体管堆叠体可以包括一个或多个虚设选择晶体管。栅极层395对应于晶体管的栅极。栅极层395由诸如高介电常数(high
‑
k)栅极绝缘层、金属栅极(mg)电极等栅极堆叠体材料制成。绝缘层394由诸如氮化硅、二氧化硅等绝缘材料制成。
65.根据本公开的一些方面，垂直存储单元串由垂直(z方向)延伸到层堆叠体390中的沟道结构381形成。沟道结构381可以彼此分离地设置在x
‑
y平面中。在一些示例中，沟道结构381以阵列的形式设置在栅极线切割结构(未示出)之间。栅极线切割结构用于便于在后栅极工艺中用栅极层395替换牺牲层。沟道结构381的阵列可以具有任何合适的阵列形状，例如沿x方向和y方向的矩阵阵列形状、沿x或y方向的z字形阵列形状、蜂巢(例如，六边形)阵列形状等。在一些示例中，每个沟道结构在x
‑
y平面中具有圆形形状，并且在x
‑
z平面和y
‑
z平面中具有柱状形状。在一些示例中，栅极线切割结构之间的沟道结构的数量和布置方式不受限制。
66.在一些示例中，沟道结构381具有在与衬底303的主表面的方向垂直的z方向上延伸的柱形形状。在示例中，沟道结构381在xy平面上由材料形成为圆形形状，并在z方向上延伸。例如，沟道结构381包括功能层，例如阻挡绝缘层382(例如，氧化硅)、电荷存储层(例如，氮化硅)383、隧穿绝缘层384(例如，氧化硅)、半导体层385和绝缘层386，它们在xy平面中具有圆形形状并且在z方向上延伸。在示例中，阻挡绝缘层382(例如，氧化硅)形成在用于沟道结构381的孔(进入层堆叠体390)的侧壁上，然后电荷存储层(例如，氮化硅)383、隧穿绝缘层384、半导体层385和绝缘层386从侧壁顺序地堆叠。半导体层385可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。在一些示例中，半导体材料是未掺杂的本征硅材料。然而，由于缺陷，本征硅材料在一些示例中可能具有大约10
10
cm
‑3的载流子密度。绝缘层386由诸如氧化硅和/或氮化硅的绝缘材料形成，和/或可以形成为气隙。
67.根据本公开的一些方面，沟道结构381和层堆叠体390一起形成存储单元串380。例如，半导体层385对应于存储单元串380中的晶体管的沟道部分，并且栅极层395对应于存储单元串380中的晶体管的栅极。通常，晶体管具有控制沟道的栅极，并且在沟道的每一侧具有漏极和源极。为简单起见，在图3示例中，图3中晶体管的沟道的上侧被称为漏极，并且图3中晶体管的沟道的底侧被称为源极。注意，在某些驱动配置下，可以切换漏极和源极。在图3示例中，半导体层385对应于晶体管的连接沟道。对于特定晶体管，特定晶体管的漏极与特定晶体管上方的上部晶体管的源极连接，并且特定晶体管的源极与特定晶体管下方的下部晶体管的漏极连接。因此，存储单元串380中的晶体管串联连接。
68.存储单元串380包括存储单元晶体管(或称为存储单元)。基于电荷存储层383的对应于存储单元晶体管的浮栅的部分中的载流子捕获，存储单元晶体管可以具有不同的阈值电压。例如，当存储单元晶体管的浮栅中捕获(存储)大量空穴时，存储单元晶体管的阈值电压低于预定值，则存储单元晶体管处于未编程状态(也称为擦除状态)，其对应于两个二进制位中的逻辑“11”。当空穴被从浮栅排出(或电子被捕获在浮栅中)时，存储单元晶体管的阈值电压增加，因此存储单元晶体管可以被编程为其他合适的状态。
69.存储单元串380包括一个或多个顶部选择晶体管，其被配置为将存储单元串380中的存储单元耦合至位线/与位线解耦，并且存储单元串380包括一个或多个底部选择晶体管，其被配置为将存储单元串380中的存储单元耦合至acs/与acs解耦。
70.顶部选择晶体管由顶部选择栅(tsg)控制。例如，当tsg电压(施加到tsg的电压)大于顶部选择晶体管的阈值电压时，顶部选择晶体管导通并且存储单元耦合到位线；当tsg电压(施加到tsg的电压)小于顶部选择晶体管的阈值电压时，顶部选择晶体管关断并且存储
单元与位线解耦。
71.类似地，底部选择晶体管由底部选择栅(bsg)控制。例如，当bsg电压(施加到bsg的电压)大于底部选择晶体管的阈值电压时，底部选择晶体管导通并且存储单元耦合到acs；当bsg电压(施加到bsg的电压)小于底部选择晶体管的阈值电压时，底部选择晶体管关断并且存储单元与acs解耦。
72.根据本公开的一些方面，沟道孔中的半导体层385的底部部分对应于垂直存储单元串380的源极侧，并且底部部分被标记为385(s)。公共源极层389形成为与垂直存储单元串380的源极导电连接。公共源极层389可以包括一层或多层。在一些示例中，公共源极层389包括硅材料，例如本征多晶硅、掺杂多晶硅(例如n型掺杂硅、p型掺杂硅)等。在一些示例中，公共源极层389可以包括金属硅化物以提高导电性。公共源极层389类似地与其他垂直存储单元串(未示出)的源极导电连接，从而形成阵列公共源极(acs)。
73.在一些示例中，当垂直存储单元串380被配置为由块擦除时，公共源极层389可以延伸并覆盖块的核心区和块的阶梯区。在一些示例中，对于单独擦除的不同块，公共源极层389可以针对不同的块适当地绝缘。
74.在图3示例中，在沟道结构381中，半导体层385从沟道结构381的源极侧向上垂直延伸，并形成对应于垂直存储单元串380的漏极侧的顶部部分。半导体层385的顶部部分被标记为385(d)。注意，为便于描述，以漏极侧和源极侧命名。漏极侧和源极侧的功能可能与名称不同。
75.在图3示例中，可以形成诸如具有金属线373的过孔结构372、键合结构374等的连接结构以将半导体层的顶部部分385(d)与位线(bl)电耦合。
76.进一步在图3示例中，阶梯区307包括阶梯，该阶梯被形成以便于到晶体管(例如，存储单元、顶部选择晶体管、底部选择晶体管)的栅极的字线连接。例如，字线连接结构370包括导电耦合在一起的接触结构371、过孔结构372和金属线373。字线连接结构370可以将wl电耦合到存储单元串380中的晶体管的栅极端子。
77.在图3示例中，阵列管芯302和cmos管芯301面对面设置(电路侧为正面，基板侧为背面)并键合在一起。通常，cmos管芯上的外围电路将半导体存储设备300与外部电路接口连接。
78.在图3示例中，cmos管芯301和阵列管芯302分别包括可以彼此对准的键合结构。例如，cmos管芯301包括键合结构334，而阵列管芯302包括对应的键合结构374。阵列管芯302和cmos管芯301可以适当地对准，因此键合结构334与键合结构374对准。当阵列管芯302和cmos管芯301键合在一起时，键合结构334分别与键合结构374键合并电耦合。
79.虽然参考图2和图3详细描述了3d nand闪存设备，但本公开的一些方面不限于3d nand闪存设备。
80.如参考图2所描述的，诸如wu
‑
1等的唤醒控制可以包括来自多个唤醒源的信号。在一些示例中，任何一个唤醒源都可以引起mcu禁用寄存器被清零(例如，为“0”)，并恢复门控时钟信号中的转变。在一些示例中，可以适当地记录唤醒信号信息，例如优先级等，并且可以相应地生成唤醒状态。唤醒状态可以用于实现操作连续性。
81.在一些示例中，多于一个唤醒源可以同时具有唤醒条件，可以生成唤醒状态以指示具有最高优先级的唤醒源。在示例中，诸如轮询模块pm
‑
1 231等的轮询模块包括先进先
出(fifo)队列，其可以根据优先级顺序对唤醒源(具有唤醒条件)的信息进行排队。例如，队列可以根据唤醒源的优先级顺序存储分别与唤醒源相关联的唤醒状态。
82.图4示出了根据本公开的一些示例的唤醒源优先级的表400。对于每个操作类型(例如，读取操作类型、编程操作类型、擦除操作类型)，可以定义多个唤醒条件。例如，读取操作类型可以包括来自读取唤醒源0的第一唤醒条件、来自读取唤醒源1的第二唤醒条件和来自读取唤醒源2的第三唤醒条件。唤醒条件具有读取唤醒源0(最高优先级)、读取唤醒源1和读取唤醒源2(最低优先级)的优先级顺序。当多个唤醒条件同时发生时，例如来自读取唤醒源0的第一唤醒条件和来自读取唤醒源2的第三唤醒条件在同一时钟周期内发生时，可以适当地存储唤醒信号信息。例如，可以将指示读取唤醒源0的第一唤醒状态和指示读取唤醒源2的第二唤醒状态存储在例如队列中。然后，可以执行与第一唤醒状态相关联的第一操作(第一固件部分)，然后可以执行与第二唤醒状态相关联的第二操作(第二固件部分)。
83.根据本公开的一方面，可以针对相应操作类型(例如，读取操作类型、编程操作类型、擦除操作类型)选择性地禁用mcu时钟门控功能。在一些示例中，半导体存储设备200在出售给客户之前在工厂进行测试。在测试期间，工厂可能由于例如在极端情况下的性能问题而决定禁用一种或多种操作类型的mcu时钟门控功能，工厂可以将三个工厂设置参数(称为mcu_cg_dis_read、mcu_cg_dis_pgm、mcu_cg_dis_ers)存储在例如存储单元阵列202中的初始化分区265中。在示例中，工厂设置参数mcu_cg_dis_read用于指示是否禁用用于读取操作类型的时钟门控功能(例如，“1”为禁用)；工厂设置参数mcu_cg_dis_pgm用于指示是否禁用用于编程操作类型的时钟门控功能(例如，“1”为禁用)；工厂设置参数mcu_cg_dis_ers用于指示是否禁用用于擦除操作类型的时钟门控功能(例如，“1”为禁用)。
84.当半导体存储设备200上电时，初始化分区265中的信息可以被加载到控制器220(例如，ram
‑
1 238、ram
‑
p 258等)中。基于三个工厂设置参数mcu_cg_dis_read、mcu_cg_dis_pgm、mcu_cg_dis_ers，可以禁用用于一种或多种操作类型的时钟门控功能。在示例中，工厂设置参数mcu_cg_dis_read具有值“1”(禁用用于读取操作类型的时钟门控功能)，工厂设置参数mcu_cg_dis_pgm具有值“0”，mcu_cg_dis_ers具有值“0”。然后，可以禁用用于读取操作类型的时钟门控功能，并且可以在编程操作和擦除操作期间执行时钟门控功能。对于读取操作，即使mcu禁用寄存器具有值“1”(指示时钟门控)，时钟启用信号(例如，en
‑
1、en
‑
p等)仍保持值“1”(转变未被门控)。注意，在该示例中，对于编程操作和擦除操作，当mcu禁用寄存器具有值“1”(指示时钟门控)时，时钟启用信号(例如，en
‑
1、en
‑
p等)可以是值“0”(转变被门控)。
85.图5示出了用于示出根据本公开的示例的控制电路中的信号的曲线图500。例如，控制电路是图2中的mcu
‑
1 230。曲线图包括用于pc
‑
1 232的操作状态的状态图510；用于时钟启用信号en
‑
1的波形520；用于规则时钟信号ck的波形530；用于门控时钟信号ck
‑
g
‑
1的波形540；用于来自唤醒源0的信号的波形550；用于来自唤醒源1的信号的波形560；以及用于唤醒状态的波形570。
86.在示例中，最初，如状态图510中的511所示，pc
‑
1 232在诸如读取操作、编程操作、擦除操作等的操作期间执行固件部分1(fw
‑
p1)。在某些点，例如512所示，pc
‑
1 232等待来自其他mcu或主机设备的信号，并且固件部分1可以使pc
‑
1 232将mcu禁用寄存器中的值设置为“1”。
87.响应于mcu禁用寄存器具有值“1”，pm
‑
1 231可以生成具有禁用值“0”的时钟启用信号en
‑
1，如522所示。
88.响应于时钟启用信号en
‑
1具有禁用值“0”，cgc
‑
1 235可以在门控时钟信号ck
‑
g
‑
1中输出恒定电压电平(例如，地)，如542所示，而不管规则时钟信号ck中的转变。当门控时钟信号ck
‑
g
‑
1没有信号转变时，pc
‑
1232处于空闲状态，降低了动态功耗以节省功率，如513所示。
89.在图5示例中，wc
‑
1包括来自唤醒源0的信号(如550所示)和来自唤醒源1的信号(如560所示)。当来自唤醒源0的信号具有如554所示的脉冲时，pm
‑
1 231可以将mcu禁用寄存器清零(例如，因此mcu禁用寄存器具有值“0”)并输出唤醒状态，如574所示。响应于mcu禁用寄存器具有值“0”，pm
‑
1 231可以生成具有启用值“1”的时钟启用信号en
‑
1，如524所示。
90.响应于时钟启用信号en
‑
1具有启用值“1”，cgc
‑
1 235可以响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g
‑
1中输出转变，如544所示。响应于门控时钟信号ck
‑
g
‑
1中的转变，pc
‑
1 232继续操作，例如执行固件部分2(fw
‑
p2)，如515所示。在示例中，固件部分2(fw
‑
p2)与唤醒状态为二进制“01”相关联。
91.此外，在某一点，例如由516所示，当pc
‑
1 232执行固件部分2(fw
‑
p2)时，pc
‑
1等待来自其他mcu或主机设备的信号，并且固件部分2可以使pc
‑
1 232将mcu禁用寄存器中的值设置为“1”。
92.响应于mcu禁用寄存器具有值“1”，pm
‑
1 231可以生成具有禁用值“0”的时钟启用信号en
‑
1，如526所示。
93.响应于时钟启用信号en
‑
1具有禁用值“0”，cgc
‑
1 235可以在门控时钟信号ck
‑
g
‑
1中输出恒定电压电平(例如，地电压电平)，而不管规则时钟信号ck中的转变，如546所示。当门控时钟信号ck
‑
g
‑
1没有信号转变时，pc
‑
1 232处于空闲状态，降低了动态功耗以节省功率，如517所示。
94.在图5示例中，当来自唤醒源1的信号具有如568所示的脉冲时，pm
‑
1231可以将mcu禁用寄存器清零(例如，然后mcu禁用寄存器具有值“0”)并输出唤醒状态，如578所示。响应于mcu禁用寄存器具有值“0”，pm
‑
1231可以生成具有启用值“1”的时钟启用信号en
‑
1，如528所示。
95.响应于时钟启用信号en
‑
1具有启用值“1”，cgc
‑
1 235可以响应于规则时钟信号ck中的转变而在门控时钟信号ck
‑
g
‑
1中输出转变，如548所示。响应于门控时钟信号ck
‑
g
‑
1中的转变，pc
‑
1 232继续操作，例如执行固件部分3(fw
‑
p3)，如519所示。在示例中，固件部分3(fw
‑
p3)与唤醒状态为二进制“10”相关联。
96.在一些相关示例中，当处理核唤醒时，处理核花费一些处理时间来确定固件的一部分以继续操作。相较于相关示例，pc
‑
1 232可以直接执行与唤醒状态相关联的固件的一部分，而无需消耗额外的处理时间以保持操作的连续性。
97.进一步地，根据本公开的一方面，使用基于固件的时钟门控控制，可以灵活地升级现有固件并且可以重复使用固件模块。
98.图6示出了根据本公开的一些示例的从第一固件控制流600a到第二固件控制流600b的变化。
99.第一固件控制流600a可以是用于具有多个部分的固件的现有固件流。
100.在s610a，固件的第一部分例如由处理核执行。
101.在s620a，处理核等待反馈信号。
102.在s630a，响应于反馈信号执行固件的第二部分。
103.第一固件控制流600a可以被改变以添加用于基于固件的时钟门控控制的时钟禁用判断，例如由第二固件控制流600b所示。第二固件控制流600b可以用在半导体存储设备200中。
104.在s610b，固件的第一部分例如由处理核pc
‑
1 232执行。
105.在s620b，可以检查唤醒状态队列以确定是否禁用时钟中的转变。当唤醒状态队列为空时，第二固件控制流进行到s625b；当唤醒状态队列不为空时，第二固件控制流进行到s630b。
106.在s625b，mcu禁用寄存器被设置为值“1”。当mcu禁用寄存器具有值“1”时，轮询模块pm
‑
1 231输出具有禁用值(例如，“0”)的时钟启用信号en
‑
1。然后，时钟门控电路cgc
‑
1 235在门控时钟信号ck
‑
g
‑
1中输出恒定电压(例如，地电压电平)，而不管规则时钟信号ck中的转变。
107.当唤醒源提供例如具有脉冲的信号时，轮询模块pm
‑
1 231将mcu禁用寄存器清零(例如，具有值“0”)，并且输出具有启用值(例如，“1”)的时钟启用信号en
‑
1。轮询模块pm
‑
1 231还在唤醒状态队列中将指示唤醒源的唤醒状态排队。
108.在s630b，从唤醒状态队列获得唤醒状态，并且执行与唤醒状态相关联的固件的第二部分。
109.图7示出了概述根据本公开的一些示例的过程700的流程图。在一些示例中，过程700在半导体设备中执行，例如由半导体设备100中的控制电路130的第一部分131、由半导体存储设备200中的mcu
‑
1 230的pm
‑
1231等执行，以用于功率节省。过程700开始于s701并进行到s710。
110.在s710，接收禁用控制。以图2中的pm
‑
1 231为例，pm
‑
1 231从pc
‑
1232接收禁用控制dc
‑
1。在一些示例中，pc
‑
1 232执行生成禁用控制的第一指令。例如，pc
‑
1 232执行第一指令并预期空闲状态，例如等待其他mcu的反馈信号，或来自主机设备的输入。响应于预期的空闲状态，pc
‑
1 232向pm
‑
1 231提供禁用控制。
111.在s720，响应于禁用控制，门控时钟信号中的信号转变被禁用。例如，响应于dc
‑
1，pm
‑
1 231禁用ck
‑
g
‑
1中的信号转变。ck
‑
g
‑
1由pc
‑
1 232使用。在一些示例中，pm
‑
1 231包括存储元件，例如寄存器(mcu禁用寄存器)等。可以响应于禁用控制将存储元件设置为第一状态。然后，可以根据存储元件中的存储状态来设置时钟门控电路(例如，cgc
‑
1 235)的时钟启用信号(例如，en
‑
1)。
112.注意，在一些示例中，当半导体设备或半导体存储设备包括工厂设置参数(例如，mcu_cg_dis_read、mcu_cg_dis_pgm、mcu_cg_dis_ers等)以禁用时钟门控功能时，轮询模块可以基于工厂设置参数将时钟启用信号设置为启用值，而不管禁用控制。
113.在s730，响应于唤醒控制，pm
‑
1 231启用ck
‑
g
‑
1中的信号转变。在示例中，响应于唤醒控制，存储元件被清零以具有第二状态。然后，根据存储元件中的存储状态设置时钟门控电路(例如，cgc
‑
1 235)的时钟启用信号(例如，en
‑
1)。在一些示例中，唤醒控制包括来自多个唤醒源的信号。然后，轮询模块pm
‑
1 231可以基于优先级顺序输出指示来自多个唤醒
源的唤醒源的唤醒状态。在一些示例中，响应于门控时钟信号ck
‑
g
‑
1中的信号转变，pc
‑
1 232可以执行与唤醒状态相关联的第二指令。
114.然后，处理进行到s799并终止。
115.注意，半导体存储设备200可以适用于存储器系统。
116.图8示出了根据本公开的一些示例的存储器系统设备800的框图。存储器系统设备800包括一个或多个半导体存储设备，例如由半导体存储设备811
‑
814所示，其分别与半导体存储设备200类似地配置。在一些示例中，存储器系统设备800是固态驱动器(固态硬盘)。
117.存储器系统设备800包括其他合适的部件。例如，存储器系统设备800包括如图8所示耦合在一起的接口801和主控制器802。存储器系统设备800可以包括将主控制器802与半导体存储设备811
‑
814耦合的总线820。此外，主控制器802分别与半导体存储设备811
‑
814连接，例如由相应控制线821
‑
824所示。
118.接口801被适当地配置为机械地和电气地连接在存储器系统设备800和主机设备之间，并且可以用于在存储器系统设备800和主机设备之间传输数据。
119.主控制器802被配置为将相应半导体存储设备811
‑
814连接到接口801以用于数据传输。例如，主控制器802被配置为分别向半导体存储设备811
‑
814提供启用/禁用信号以激活一个或多个半导体存储设备811
‑
814以用于数据传输。
120.主控制器802负责完成存储器系统设备800内的各种指令。例如，主控制器802可以执行坏块管理、错误检查和纠正、垃圾收集等。
121.在一些实施例中，使用处理器芯片来实施主控制器802。在一些示例中，主控制器802是使用图1中所示的用于功率节省的轮询模块的技术来实施的。在一些示例中，主控制器802使用多个mcu来实施，并且可以使用在控制器220中使用的用于功率节省的轮询模块的技术来实施。
122.前文概述了几个示例的特征，以便本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现相同目的和/或实现本文介绍的示例的相同优点的基础。本领域技术人员还应该理解，这样的等效构造并不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，可以在本文中做出各种变化、替换和变更。