通过避免线放电而具有改进读取性能的数据存储的制作方法

本公开的实施方案总体涉及避免读取之间的线放电的高效读取。
背景技术：
：在非易失性存储器诸如nand闪存存储器中，执行写入和读取操作以便将数据写入存储器设备/从存储器设备读取数据。读取操作包括读出子操作和传输子操作。读出操作是若干子操作中的一个子操作。在读取操作期间，向字线和位线施加电压以读出数据所在的位置的电压。在读取操作期间，电荷可积聚在字线以及位线上。因此，通常一旦已经读取数据便对字线和位线放电。放电发生在读取之间。换句话讲，每个读取操作在下一个读取操作发生之前涉及至少一次放电。对字线和位线放电需要时间。当存在具有许多块的管芯时，寄生电容增加，并且用于读出子操作的线充电和放电时间增加。当读取操作过慢时，读取用户的场景的一部分是低效的。因此，本领域中需要一种提高读取效率的读取操作。技术实现要素：本公开总体涉及避免读取之间的线放电的高效读取。当针对公共字线存在多个读取命令时，可从最低读出电压到最高读出电压排列这些读取命令。因为每个读取命令的读出电压增加，并且读取命令是针对同一字线，所以可消除在读取操作中的读出之后发生的正常放电，直到已经执行最高读出电压读取命令为止。此时，可发生放电。因为在读取操作中的每次读出之后不发生放电，所以读取效率得到改进。在一个实施方案中，一种数据存储设备包括：存储器设备；以及控制器，所述控制器耦接到所述存储器设备。所述控制器被配置为：接收针对字线的多个读取命令；从最低读出电压到最高读出电压对所述读取命令重新排序；并且执行所述读取命令，其中执行所述读取命令包括读出电压，并且其中所述字线在读取命令之间不放电。在另一个实施方案中，一种数据存储设备包括：存储器设备；以及控制器，所述控制器耦接到所述存储器设备。所述控制器被配置为：接收针对字线的第一读取命令，其中所述第一读取命令具有第一读出电压；针对所述字线的另外读取命令查看读取队列；确定所述读取队列中存在第二读取命令；执行所述第二读取命令；执行所述第一读取命令，其中所述第一读取命令在对所述字线放电之前执行；并且对所述字线放电。在另一个实施方案中，一种数据存储设备包括：存储器设备；用于重新排列针对字线的多个读取命令的执行次序的装置；以及用于执行所述多个读取命令而在每个读取命令的执行之间不对所述字线放电的装置。附图说明因此，通过参考实施方案，可以获得详细理解本公开的上述特征的方式、本公开的更具体描述、上述简要概述，所述实施方案中的一些在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施方案并且因此不应视为限制其范围，因为本公开可以允许其他同等有效的实施方案。图1是用于存储数据的系统的示意图。图2a是用于tlc存储器的读取操作的8个电压电平的示意图。图2b是用于读取读出操作的电压对时间的示意图。图3是具有多条位线和字线的存储器设备页的示意图。图4是示出根据一个实施方案的读取读出操作的流程图。为了有助于理解，在可能的情况下，使用相同的参考标号来表示附图中共有的相同元件。可以设想是，在一个实施方案中公开的元件可以有利地用于其他实施方案而无需具体叙述。具体实施方式在下文中，参考本公开的实施方案。然而，应当理解的是，本公开不限于具体描述的实施方案。相反，思考以下特征和元件的任何组合(无论是否与不同实施方案相关)以实现和实践本公开。此外，尽管本公开的实施方案可以实现优于其他可能解决方案和/或优于现有技术的优点，但是否通过给定实施方案来实现特定优点不是对本公开的限制。因此，以下方面、特征、实施方案和优点仅是说明性的，并且不被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。同样地，对“本公开”的引用不应当被解释为本文公开的任何发明主题的概括，并且不应当被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。本公开总体涉及避免读取之间的线放电的高效读取。当针对共同字线存在多个读取命令时，可从最低读出电压到最高读出电压排列这些读取命令。因为每个读取命令的读出电压增加，并且读取命令是针对同一字线，所以可消除在读取操作中的读出之后发生的正常放电，直到已经执行最高读出电压读取命令为止。此时，可发生放电。因为在读取操作中的每次读出之后不发生放电，所以读取效率得到改进。图1是用于存储数据的系统100的示意图。根据一个实施方案的用于存储数据的系统100包括主机设备102和数据存储设备104。主机设备102包括动态随机存取存储器(dram)112。主机设备102可包括宽泛范围的设备，诸如计算机服务器、附网存储(nas)单元、台式计算机、笔记本(即，膝上型)计算机、平板计算机(即，“智能”平板电脑)、机顶盒、电话手机(即，“智能”电话)、电视机、相机、显示设备、数字媒体播放器、视频游戏控制台、视频流设备和汽车应用(即，地图绘制、自主驾驶)。在某些实施方案中，主机设备102包括具有处理单元或能够处理数据的任何形式的硬件的任何设备，包括通用处理单元、专用硬件(诸如专用集成电路(asic))、可配置硬件(诸如现场可编程门阵列(asic))、或由软件指令、微代码或固件配置的任何其它形式的处理单元。数据存储设备104通过数据存储设备104中所包括的接口106与主机设备102通信。数据存储设备104包括控制器108、缓冲器114、闪存转换层(ftl)116和一个或多个存储器设备110。数据存储设备104可以是内部存储驱动器，诸如笔记本硬盘驱动器或台式机硬盘驱动器。数据存储设备104可以是可移动大容量存储设备，诸如但不限于，手持式可移动存储器设备，诸如存储卡(例如，安全数字(sd)卡、微安全数字(micro-sd)卡或多媒体卡(mmc))或通用串行总线(usb)设备。数据存储设备104可采用嵌入在主机设备102中的嵌入式大容量存储设备诸如esd/emmc嵌入式闪存驱动器的形式。数据存储设备104还可以是任何其它类型的内部存储设备、可移动存储设备、嵌入式存储设备、外部存储设备或网络存储设备。存储器设备110可以是但不限于内部或外部存储单元。存储器设备110依赖于其中可作为随机存取存储器(ram)、只读存储器(rom)或者ram和rom的其它形式存储数据的半导体存储器芯片。ram用于暂时存储数据，而rom用于永久存储数据。数据存储设备104包括控制器108，该控制器管理数据存储设备104的操作，诸如对存储器设备110的写入或从该存储器设备的读取。控制器108执行用于传输数据的计算机可读程序代码(例如，软件或固件)的可执行命令(在本文中称为“命令”)。命令可由控制器108的各种部件执行，这些部件诸如处理器、逻辑门、开关、专用集成电路(asic)、可编程逻辑控制器、嵌入式微控制器以及控制器108的其它部件。数据存储设备104包括缓冲器114，该缓冲器是用于在将数据从一个地方移动到另一个地方(即，从主机设备102移动到数据存储设备104)时暂时存储数据的物理存储器存储区域。在一些实施方案中，ftl116可执行逻辑到物理地址转换、垃圾收集、损耗均衡、纠错码(ecc)、坏块管理以及未列出的其它功能。逻辑到物理地址转换涉及来自文件系统的逻辑地址到存储器设备110诸如nand闪存存储器的物理地址的映射。数据可传输到主机设备102的dram112或从该dram传输到数据存储设备104。一个数据传输路径可源自主机设备102的dram112并且通过数据存储设备104的接口106与控制器108通信。然后，数据将传递通过数据存储设备104的缓冲器114并存储在存储器设备110中。控制器108被配置为更新存储器设备110内的数据位置的ftl116转换表。图2a是用于tlc存储器的读取操作的8个电压电平的示意图。tlc存储器由3位组成，其中可存在为0或1的程序状态。程序状态是指存储器单元的状态，无论存储器单元是空的(即，不存在数据)还是存储器单元是编程的(即，存在数据)。此外，程序状态的独特组合的数量可在以下等式中求解：(电压电平总数)＝2^(每存储器单元的位数)。对于tlc存储器，电压电平数为八，因为2^3＝8。随着位数的增加，存储器单元可记录更多信息，从而导致更大的数据存储。此外，用于程序状态的独特组合的等式可应用于slc存储器、tlc存储器、qlc存储器、五层单元(plc)存储器以及层单元存储器的其它更高迭代。为0的程序状态是指编程状态，而为1的程序状态是指擦除状态。tlc存储器具有8个电压电平，其中1个被擦除并且7个被编程。此外，被擦除的1个电压电平具有111的位组合。对于任何存储器单元，如果位组合仅包含程序状态1，则程序状态为被擦除(例如，对于slc为1，对于mlc为11，并且对于qlc为1111)。图2中从由x轴上的vt表示的最低阈值电压到最高阈值电压列出，电压电平对于擦除单元状态为111，对于单元状态a为110，对于单元状态b为100，对于单元状态c为000，对于单元状态d为010，对于单元状态e为011，对于单元状态f为001，并且对于单元状态g为101。单元状态的位(即，###)为上页、中页、下页。此外，曲线之间标记为a、b、c、d、e、f和g的线与阈值或参考电压相关。对于其它存储器单元，阈值或参考电压数可通过以下等式求解：(阈值或参考电压数)＝(电压电平总数)-1。可通过在阈值点处执行多次比较来读取各个数据页，从而确定单元电压是低于还是高于阈值。每次页读取所需的比较次数取决于所采用的位编码。在图2中，编程状态由顶部处的概率分布‘隆起’和底部处列出的阈值电压位置(即，具有竖直线的a-g)表示。各种编码方案是可能的，但当前使用2-3-2方案，如表中所示。表单元状态擦除abcdefg上页读取11100001中页读取11001100下页读取10000111图2b是用于读取读出操作的电压对时间的示意图。当存储设备诸如图1的数据存储设备104接收到针对逻辑块地址(lba)的读取命令时，控制器诸如图1的控制器108确定lba在转换表内的位置。lba的位置由字线和位线的交叉点表示。为了确定节点(即，字线和位线的交叉点)是否包含数据，可利用读取读出操作。在读取读出操作期间，向lba所在的字线(wl)递送电压以将电压从vss(即，零电压)升压到vdd(即，供电电压)。在vread阶段期间，发生电压尖峰以便在读出之前清理信道。由于生产金属中的缺陷，而导致电压尖峰需放出任何所存储电子。将vread尖峰电压放电到vss以便为读出操作做好准备。在对初始vread尖峰电压放电之后，将位线充电到vcgrv1。随后，将字线充电到vcgrv2。在vcgrv1和vcgrv2的电压下，读出放大器(sa)确定位的状态(即，1或0)。位的状态可通过将电压与以上关于图2a概述的阈值进行比较的过程来记录。从vss到vdd的升压、vread尖峰和vcgrv1读取读出操作是初始时钟相位r_clk。在vcgrv2下的读取读出操作是读取操作的第二时钟相位rwl_clk。需注意，在将位线充电到vcgrv1和将字线充电到vcgrv2之间不存在放电。在确定两个阈值电压之后，从字线和内部高电压节点对电压放电。然而，当对电压放电时，电压中的一些电压可能由于其固有电容而保留在生产金属中。放电是时钟相位的最终阶段，表示为rr_clk。此外，列出的过程可以与接收针对同一字线的读取读出操作相同的次序发生。然而，如果对读取读出操作重新排序，使得读取读出操作所需的电压是按从低到高的次序，则可优化或改进总体操作。例如，如果按次序接收以下三个读出：高读取读出电压、中等读取读出电压和低读取读出电压。每当发生读出操作时，由于电压保留在生产金属中，就需要在后续读出操作之前对字线和内部高电压节点进行放电。此外，在每次读取读出的位线和字线充电之前将需要发生vread尖峰以从信道冲刷任何所保留的电子。然而，如果将针对同一字线的读取读出操作的次序从低读取读出电压到中等读取读出电压到高读取读出电压重新排列，则可消除对电压放电和用于清理信道的vread尖峰的需要。vread尖峰在低读取读出电压之前发生。字线和位线从低读取读出电压充电到中等读取读出电压，再从中等读取读出电压充电到高读取读出电压。在高读取读出电压发生之后，发生从字线和高电压节点的电压放电。因此，如果按需将读取读出操作从低电压到高电压重新排序，则可通过不具有那么多的放电操作来减少读取时间，并且整体操作所需的电压可较小。因此，当读取存取将要执行时，固件将查看是否存在针对同一字线的任何未决读取请求。如果固件在同一字线中遇到来自页的任何其它读取操作，则固件将会将读取次序改变成从读出角度来看是最佳的。用于选择页读取次序的标准是：下一次读出将是针对所需字线充电补充最小的页。这样，将不需要再次放电和充电。在具有16个电压电平的qlc存储器的最佳情况下，可发生16次读出而在读出之间没有任何放电。然而，只要单线字线存在可重新排列的两次读出，就可提高效率。对于不同的页，固件将采用属于一次页读出的一次电平读出，并且在属于第二页读出的第二电平读出之前或之后执行这一次页读出。固件将按最佳次序执行不同的页读出。图3是具有多条位线和字线的存储器设备页的示意图。页的每个节点是字线和位线相交的地方(例如，wl0和bl0在页的左上节点1处相交)。节点表示待存储在存储器单元内的数据的可能位置。字线由水平线表示，并且位线由竖直线表示。此外，图3可描述存储器设备诸如图1的存储器设备110内的页。存储器设备诸如nand闪存存储器可包括一个或多个管芯。该一个或多个管芯中的每个管芯包括一个或多个平面。该一个或多个平面中的每个平面包括一个或多个擦除块。该一个或多个擦除块中的每个擦除块包括一条或多条字线(例如，256条字线)。该一条或多条字线中的每条字线可在一个或多个页中寻址。页大小可以是16kx8位或128kb。页大小不是限制性的，也不是局限性的，并且页的其它大小可适用。数据通常顺序地(即，按wl0至wl1至wl2等的次序)写入到页上的字线。272247节点可由浮栅晶体管组成，该浮栅晶体管具有控制栅、浮栅、绝缘体、p-衬底、源极和漏极。字线插接到晶体管的控制栅中，并且位线将源极和漏极联接到单元。电流通过源极进入单元并且通过漏极离开。当向字线施加电压时，控制栅打开并确定单元是否保持电荷(即，位为0还是为1)。为1的位状态是指浮栅中不存在电子的擦除单元。然而，如果浮栅中存在电子，则单元的位状态为0，这是指包含数据的单元。当向位线和字线施加正电荷时，源极中的电子移动到漏极。当电子从源极行进到漏极时，一些电子可绕过绝缘体并进入浮栅，从而将数据写入到单元。图4是示出根据一个实施方案的读取读出操作的流程图400。该方法示出了图2a、图2b和图3的可能实施方案。该方法用于确定从各个字线读取数据的有效过程。在框402处，存储设备诸如图1的存储设备104接收多个读取命令。在框404处，控制器诸如控制器108确定读取命令中的任一个是否是针对同一字线。如果读取命令不是针对同一字线，则在框406处，按次序执行读取命令。然而，如果读取命令是针对同一字线，则在框408处，控制器从最低读取读出电压到最高读取读出电压组织读取命令。例如，对于按随机次序接收的三个读取命令，其中第一读取命令是高读取读出电压，第二读取命令是中等读取读出电压，并且第三读取命令是低读取读出电压，控制器将按第三读取命令(即，低读取读出电压)、第二读取命令(即，中读取读出电压)和第一读取命令(即，高读取读出电压)的次序对读取命令重新排序。在框410处，针对最低读取读出电压读取命令，向字线施加电压以将电荷从vss升压到vdd。vss可被视为接地电压或零电压。vdd可被视为源极电压或向字线施加的电压。在框412处，电压增加(由vread尖峰表示的)以在读出之前清理信道。在vread尖峰后，在框414处，控制器确定当前读取命令是否是第一读取命令。如果当前读取命令是第一读取命令，则在框416处，对vread尖峰放电以从信道清除任何残余电子，然后在框418处继续位线充电。如果当前读取命令不是第一读取命令或者如果vread尖峰已经放电，则在框418处对位线充电，这可以是图2b的vcgrv1。在框418处的位线充电后，在框420处对字线充电，这可以是图2b的vcgrv2。在框422处，控制器利用读出放大器确定存储器单元的位状态。存储器单元的位状态由来自位线充电的vcgrv1和来自字线充电的vcgrv2所确定。vcgrv1可以是下电压阈值，并且vcgrv2可以是上电压阈值。位状态通过使用图2a中所述的电压与阈值电压的比较来确定。在读出发生之后，在框424处，控制器确定当前读取命令是否是最后读取命令。如果当前读取命令不是最后读取命令(即，另外读取命令在队列中)，则在框410处，通过针对后续读取读出电压读取命令将字线从vss升压到vdd来重新开始该过程。然而，如果当前读取命令是最后读取命令，则在框426处对字线放电。考虑图4的以下示例。在框402处，数据存储设备接收多个读取命令，并且在框404中，确定这些多个读取命令是针对同一字线的。读取命令按以下顺序到达：高读出读取命令、中等读出读取命令和低读出读取命令。然后，在框408中，控制器如下组织读取命令：低读出读取命令、中等读出读取命令和高读出读取命令。接着，控制器继续首先处理低读出读取命令。在框410处，针对低读出读取命令将字线从vss升压到vdd。此后，在框412处，发生vread尖峰以在读出之前清理信道。在框414处，控制器确定低读出读取命令是第一读取命令，并且因此在框416处对vread尖峰放电。然后，在框418处对位线充电，之后在框420处对字线充电。接着，在框422处发生读出。然后，在框424处，控制器确定低读出读取命令不是最后读取命令，并且因此准备处理下一个读取命令(即，中等读出读取命令)。然后，在框410中，针对中等读出读取电压将字线从vss升压到vdd。在此时间点的vss，如果来自先前读取命令的读出电压。在框412中，发生vread尖峰以在读出之前清理信道。然后，在框414处，控制器确定中等读出读取命令不是第一读取命令，并且因此在框418处对位线充电。接着，在框420处对字线充电，之后在框422处读出中等读出读取命令。然后，在框424处，控制器确定中等读出读取命令不是最后读取命令，并且因此准备处理下一个读取命令(即，高读出读取命令)。然后，在框410中，针对中等读出读取电压将字线从vss升压到vdd。在此时间点的vss，如果来自先前读取命令的读出电压。在框412中，发生vread尖峰以在读出之前清理信道。然后，在框414处，控制器确定高读出读取命令不是第一读取命令，并且因此在框418处对位线充电。接着，在框420处对字线充电，之后在框422处读出高读出读取命令。然后，在框424处，控制器确定高读出读取命令是最后读取命令，并且因此在框426处对字线放电。在一个实施方案中，一种数据存储设备包括：存储器设备；以及控制器，所述控制器耦接到所述存储器设备。所述控制器被配置为：接收针对字线的多个读取命令；从最低读出电压到最高读出电压对所述读取命令重新排序；并且执行所述读取命令，其中执行所述读取命令包括读出电压，并且其中所述字线在读取命令之间不放电。所述控制器被进一步配置为通过包括以下的过程来执行所述多个读取命令中的第一读取命令：将所述字线从vss升压到vdd；发生vread尖峰以在读出之前清理信道；vread尖峰放电；位线充电；字线充电；以及读出。所述控制器被进一步配置为通过包括以下的过程来执行所述多个读取命令中的第二读取命令：将所述字线从vss升压到vdd；发生vread尖峰以在读出之前清理信道；位线充电；字线充电；以及读出。所述控制器被进一步配置为通过包括以下的过程来执行所述多个读取命令中的第三读取命令：将所述字线从vss升压到vdd；发生vread尖峰以在读出之前清理信道；位线充电；字线充电；读出；以及对所述字线放电。所述控制器被配置为在所述第二读取命令之前执行所述第一读取命令，其中所述控制器被配置为在所述第三读取命令之前执行所述第二读取命令。所述控制器被配置为在接收所述第一读取命令之前接收所述第二读取命令和所述第三读取命令中的至少一者。所述控制器被配置为在已经执行针对所述字线的最后读取命令之后对所述字线放电。在另一个实施方案中，一种数据存储设备包括：存储器设备；以及控制器，所述控制器耦接到所述存储器设备。所述控制器被配置为：接收针对字线的第一读取命令，其中所述第一读取命令具有第一读出电压；针对所述字线的另外读取命令查看读取队列；确定所述读取队列中存在第二读取命令；执行所述第二读取命令；执行所述第一读取命令，其中所述第一读取命令在对所述字线放电之前执行；并且对所述字线放电。所述字线的所述第二读取命令具有低于所述第一读出电压的第二读出电压。在所述第二读取命令的执行期间发生vread尖峰放电。在所述第一读取命令的执行期间不发生vread尖峰放电。所述控制器被进一步配置为确定所述读取队列中存在第三读取命令，其中所述第二读取命令按次序排队在所述第三读取命令之前。所述控制器被进一步配置为在所述第一读取命令之后执行所述第三读取命令，并且其中所述第三读取命令在对所述字线放电之前执行。在所述第二读取命令的执行期间发生vread尖峰放电，其中在所述第一读取命令的执行期间不发生vread尖峰放电，并且其中在所述第三读取命令的执行期间不发生vread尖峰放电。在另一个实施方案中，一种数据存储设备包括：存储器设备；用于重新排列针对字线的多个读取命令的执行次序的装置；以及用于执行所述多个读取命令而在每个读取命令的执行之间不对所述字线放电的装置。所述数据存储设备还包括：用于确定针对所述字线的多个读取命令在队列中的装置。所述数据存储设备还包括：用于执行所述多个读取命令中的至少一个读取命令而不执行vread尖峰放电的装置。所述数据存储设备还包括：用于在执行所述多个读取命令之后对所述字线放电的装置。所述数据存储设备还包括：用于确定已经执行针对所述字线的所有读取命令的装置。所述数据存储设备还包括：用于按队列次序执行多个读取命令的装置，其中所述多个读取命令是针对不同字线。通过对沿着共同字线的读取读出进行排序以使得每个相继的读取利用较高的读出电压，可避免读取读出之间的放电，这提高读取性能并且降低功率消耗。虽然前述内容针对本公开的实施方案，但是可以在不脱离本公开的基本范围的情况下设想本公开的其他和另外的实施方案，并且本公开的范围由所附权利要求书确定。当前第1页12