执行自写入操作的方法和用于其的半导体器件与流程

技术特征：

1.一种半导体器件，其包括：

读取/写入控制电路，所述读取/写入控制电路被配置为：在自写入操作期间，当内部读取命令被输入到所述读取/写入控制电路时，产生被使能的读取选通信号并从内部命令/地址信号产生读取地址，所述读取/写入控制电路被配置为在产生所述读取选通信号之后产生被使能的写入选通信号，并且所述读取/写入控制电路被配置为从所述内部命令/地址信号产生写入地址；

核心电路，所述核心电路被配置为同步于所述读取选通信号而输出读取数据，所述读取数据储存在由所述读取地址选择的存储体中，并且所述核心电路被配置为同步于所述写入选通信号将写入数据储存到所述存储体中或由所述写入地址选择的另一存储体中；和

数据转换电路，所述数据转换电路被配置为改变所述读取数据的模式以产生所述写入数据。

2.根据权利要求1所述的半导体器件，其中，所述自写入操作是这样的操作：将储存在所述核心电路中的所述读取数据复制以将所复制的读取数据恢复到所述核心电路中。

3.根据权利要求1所述的半导体器件，其中，所述读取地址和所述写入地址被产生为具有相同的逻辑电平组合或不同的逻辑电平组合。

4.根据权利要求1所述的半导体器件，其中，所述读取/写入控制电路包括：

读取控制电路，所述读取控制电路被配置为在所述自写入操作期间从被使能的自写入命令产生所述读取选通信号，并且被配置为基于所述内部读取命令从所述内部命令/地址信号产生所述读取地址；和

写入控制电路，所述写入控制电路被配置为延迟所述读取选通信号以产生写入选通信号，并且被配置为基于内部写入命令从所述内部命令/地址信号产生所述写入地址。

5.根据权利要求4所述的半导体器件，其中，所述读取控制电路包括：

第一读取移位电路，所述第一读取移位电路被配置为同步于时钟信号而将所述自写入命令和所述内部读取命令移位，以产生所述读取选通信号；

第二读取移位电路，所述第二读取移位电路被配置为在所述自写入操作期间根据芯片选择信号的逻辑电平从所述内部命令/地址信号产生读取输入地址信号，并且被配置为在内部读取操作期间同步于所述内部读取命令根据所述芯片选择信号的逻辑电平将所述内部命令/地址信号移位以产生所述读取输入地址信号；和

读取地址发生电路，所述读取地址发生电路被配置为从所述读取输入地址信号产生所述读取地址。

6.根据权利要求4所述的半导体器件，其中，所述写入控制电路包括：

第一写入移位电路，所述第一写入移位电路被配置为同步于时钟信号将所述读取选通信号、所述自写入命令和所述内部写入命令移位，以产生所述写入选通信号；

第二写入移位电路，所述第二写入移位电路被配置为在所述自写入操作期间根据芯片选择信号的逻辑电平从所述内部命令/地址信号产生写入输入地址信号，并且被配置为在内部写入操作期间同步于所述内部写入命令根据所述芯片选择信号的逻辑电平将所述内部命令/地址信号移位以产生所述写入输入地址信号；和

写入地址发生电路，所述写入地址发生电路被配置为从所述写入输入地址信号产生所述写入地址。

7.根据权利要求1所述的半导体器件，其中，所述数据转换电路包括：

模式转换电路，所述模式转换电路被配置为改变所述读取数据的模式以产生模式数据；和

选择传输电路，所述选择传输电路被配置为基于选择信号将所述读取数据或所述模式数据输出为所述写入数据。

8.根据权利要求1所述的半导体器件，还包括命令控制电路，所述命令控制电路被配置为同步于时钟信号以产生自写入命令、所述内部读取命令和内部写入命令，所述命令在所述自写入操作期间根据芯片选择信号与所述内部命令/地址信号的逻辑电平组合而顺序地被使能。

9.根据权利要求8所述的半导体器件，其中，所述命令控制电路包括：

第一解码器，所述第一解码器被配置为产生所述自写入命令，当在所述芯片选择信号具有第一逻辑电平的同时所述内部命令/地址信号具有第一逻辑电平组合时，所述自写入命令被使能；

第二解码器，所述第二解码器被配置为产生所述内部读取命令，当在所述芯片选择信号具有所述第一逻辑电平的同时所述内部命令/地址信号具有第二逻辑电平组合时，所述内部读取命令被使能；和

第三解码器，所述第三解码器被配置为产生所述内部写入命令，当在所述芯片选择信号具有所述第一逻辑电平的同时所述内部命令/地址信号具有第三逻辑电平组合时，所述内部写入命令被使能。

10.一种半导体器件，其包括：

读取/写入控制电路，所述读取/写入控制电路被配置为在自写入操作期间从自写入命令产生读取选通信号，被配置为在所述自写入操作期间基于内部读取命令从内部命令/地址信号产生读取地址，被配置为在所述自写入操作期间从所述读取选通信号产生写入选通信号，并且被配置为在所述自写入操作期间基于内部写入命令和所述自写入命令从所述内部命令/地址信号产生写入地址；

核心电路，所述核心电路被配置为：同步于所述读取选通信号而输出读取数据，所述读取数据储存在由所述读取地址选择的第一存储体中，所述核心电路被配置为同步于所述写入选通信号将写入数据储存到所述第一存储体中或由所述写入地址选择的第二存储体中，并且所述核心电路被配置为同步于所述写入选通信号将所述写入数据储存到所述第一存储体中或由所述写入地址选择的第三存储体中；和

数据转换电路，所述数据转换电路被配置为改变所述读取数据的模式，以产生所述写入数据。

11.根据权利要求10所述的半导体器件，其中，所述自写入操作是这样的操作：将储存在所述核心电路的一个存储体中的所述读取数据复制，以将所复制的读取数据恢复到所述核心电路的其他存储体中。

12.根据权利要求10所述的半导体器件，

其中，当芯片选择信号具有第一逻辑电平时，从所述内部命令/地址信号产生所述自写入命令、所述内部读取命令和所述内部写入命令；并且

其中，在所述芯片选择信号具有所述第一逻辑电平和第二逻辑电平的同时，从所述内部命令/地址信号产生所述读取地址和所述写入地址。

13.根据权利要求10所述的半导体器件，

其中，所述读取地址仅被产生为具有相同的逻辑电平组合一次；并且

其中，所述写入地址被重复地产生为具有相同的逻辑电平组合或不同的逻辑电平组合。

14.根据权利要求10所述的半导体器件，其中，所述读取/写入控制电路包括：

读取控制电路，所述读取控制电路被配置为从所述自写入命令产生所述读取选通信号，并且被配置为基于所述内部读取命令从所述内部命令/地址信号产生所述读取地址；和

写入控制电路，所述写入控制电路被配置为延迟所述读取选通信号以产生所述写入选通信号，并且被配置为基于所述内部写入命令从所述内部命令/地址信号产生所述写入地址。

15.根据权利要求14所述的半导体器件，其中，所述读取控制电路包括：

第一读取移位电路，所述第一读取移位电路被配置为同步于时钟信号将所述自写入命令和所述内部读取命令移位，以产生所述读取选通信号；

第二读取移位电路，所述第二读取移位电路被配置为在所述自写入操作期间根据芯片选择信号的逻辑电平从所述内部命令/地址信号产生读取输入地址信号，并且被配置为在内部读取操作期间同步于所述内部读取命令根据所述芯片选择信号的逻辑电平将所述内部命令/地址信号移位以产生所述读取输入地址信号；和

读取地址发生电路，所述读取地址发生电路被配置为从所述读取输入地址信号产生所述读取地址。

16.根据权利要求14所述的半导体器件，其中，所述写入控制电路包括：

第一写入移位电路，所述第一写入移位电路被配置为同步于时钟信号将所述读取选通信号、所述自写入命令和所述内部写入命令移位，以产生所述写入选通信号；

第二写入移位电路，所述第二写入移位电路被配置为在所述自写入操作期间根据芯片选择信号的逻辑电平从所述内部命令/地址信号产生写入输入地址信号，并且被配置为在内部写入操作期间同步于所述内部写入命令根据所述芯片选择信号的逻辑电平将所述内部命令/地址信号移位以产生所述写入输入地址信号；和

写入地址发生电路，所述写入地址发生电路被配置为从所述写入输入地址信号产生所述写入地址。

17.根据权利要求10所述的半导体器件，其中，所述数据转换电路包括：

模式转换电路，所述模式转换电路被配置为改变所述读取数据的模式，以产生模式数据；和

选择传输电路，所述选择传输电路被配置为基于选择信号将所述读取数据或所述模式数据输出为所述写入数据。

18.根据权利要求10所述的半导体器件，还包括：

命令输入电路，所述命令输入电路被配置为同步于时钟信号而从命令/地址信号产生所述内部命令/地址信号；和

命令控制电路，所述命令控制电路被配置为同步于所述时钟信号而产生所述自写入命令、所述内部读取命令和内部写入命令，所述命令在所述自写入操作期间根据芯片选择信号与所述内部命令/地址信号的逻辑电平组合顺序地被使能。

19.根据权利要求18所述的半导体器件，其中，所述命令控制电路包括：

第一解码器，所述第一解码器被配置为产生所述自写入命令，当在所述芯片选择信号具有第一逻辑电平的同时所述内部命令/地址信号具有第一逻辑电平组合时，所述自写入命令被使能；

第二解码器，所述第二解码器被配置为产生所述内部读取命令，当在所述芯片选择信号具有所述第一逻辑电平的同时所述内部命令/地址信号具有第二逻辑电平组合时，所述内部读取命令被使能；和

第三解码器，所述第三解码器被配置为产生所述内部写入命令，当在所述芯片选择信号具有所述第一逻辑电平的同时所述内部命令/地址信号具有第三逻辑电平组合时，所述内部写入命令被使能，并且，所述第三解码器被配置为产生所述内部写入命令，当在所述芯片选择信号具有所述第一逻辑电平的同时所述内部命令/地址信号在所述内部写入命令产生之后具有所述第一逻辑电平组合时，所述内部写入命令再次被使能。

20.一种自写入方法，包括：

内部读取步骤，所述内部读取步骤为：当内部命令/地址信号具有预定的逻辑电平组合时，进入自写入操作的内部读取操作，并且，从所述内部命令/地址信号产生读取选通信号和读取地址；

数据转换步骤，所述数据转换步骤为：改变从核心电路的多个存储体之中的由所述读取地址选择的存储体中输出的读取数据的模式，以产生写入数据；和

内部写入步骤，所述内部写入步骤为：在所述内部读取步骤终止之后进入第一内部写入操作，并执行所述第一内部写入操作：从所述内部命令/地址信号产生写入选通信号和写入地址，并将所述写入数据储存到所述核心电路的所述多个存储体之中的由所述写入地址选择的存储体中。

21.根据权利要求20所述的自写入方法，其中，所述自写入操作包括：

复制储存在所述核心电路的一个存储体中的所述读取数据；以及

将所述复制的读取数据恢复到所述核心电路的其他存储体中。

22.根据权利要求20所述的自写入方法，其中，将所述读取地址与所述写入地址产生为具有相同的逻辑电平组合或不同的逻辑电平组合。

23.根据权利要求20所述的自写入方法，其中，所述内部读取步骤包括：

内部读取操作进入步骤，所述内部读取操作进入步骤为：在芯片选择信号具有第一逻辑电平的同时从所述内部命令/地址信号产生自写入命令和内部读取命令，并且，在所述芯片选择信号具有所述第一逻辑电平和第二逻辑电平的同时从所述内部命令/地址信号产生所述读取地址；以及

内部读取操作执行步骤，所述内部读取操作执行步骤为：同步于所述读取选通信号而输出所述读取数据，所述读取数据储存在所述核心电路的所述多个存储体之中的由所述读取地址选择的存储体中。

24.根据权利要求20所述的自写入方法，其中，所述内部写入步骤包括：

内部写入操作进入步骤，所述内部写入操作进入步骤为：在芯片选择信号具有第一逻辑电平的同时从所述内部命令/地址信号产生内部写入命令，并且，在所述芯片选择信号具有所述第一逻辑电平和第二逻辑电平的同时从所述内部命令/地址信号产生所述写入地址；和

内部写入操作执行步骤，所述内部写入操作执行步骤为：同步于所述写入选通信号而将所述写入数据储存到所述核心电路的所述多个存储体之中的由所述写入地址选择的存储体中。

25.根据权利要求20所述的自写入方法，其中，所述内部写入步骤还包括执行第二内部写入操作：在所述第一内部写入操作终止之后从所述内部命令/地址信号产生所述写入选通信号和所述写入地址，并且，将所述写入数据储存到所述核心电路的所述多个存储体之中的由所述写入地址选择的存储体中。

26.根据权利要求25所述的自写入方法，其中，在所述第一内部写入操作期间产生的写入地址不同于在所述第二内部写入操作期间产生的写入地址。

技术总结
半导体器件包括读取/写入控制电路、核心电路和数据转换电路。所述读取/写入控制电路在自写入操作期间基于内部读取命令从内部命令/地址信号产生读取选通信号和读取地址，在读取选通信号产生之后产生写入选通信号，并且，从所述内部命令/地址信号产生写入地址。所述核心电路同步于所述读取选通信号而输出被储存在由所述读取地址选择的存储体中的读取数据，并同步于所述写入选通信号而将写入数据储存到所述存储体中或由所述写入地址选择的另一存储体中。数据转换电路改变所述读取数据的模式，以产生所述写入数据。

技术研发人员：金民吾;吴敏煜;郑泳韩
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2020.07.15
技术公布日：2021.08.17